搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
教程资料 写给小白们的FPGA入门设计实验
写给小白们的FPGA入门设计实验：
1. 写在前面的话    2
2. Lab 1 ： LCD1602 字符显示设计  3
2.1. 摘要
2.2. 内容
2.3. 程序
2.4. 结果（问题，解决，体会）
3. Lab 2 ： 4 位减法、加法器设计
3.1. 摘要
3.2. 内容
3.3. 程序
...
可编程逻辑 写给小白们的FPGA入门设计实验
写给小白们的FPGA入门设计实验：
1. 写在前面的话    2
2. Lab 1 ： LCD1602 字符显示设计  3
2.1. 摘要
2.2. 内容
2.3. 程序
2.4. 结果（问题，解决，体会）
3. Lab 2 ： 4 位减法、加法器设计
3.1. 摘要
3.2. 内容
3.3. 程序
...
VHDL/FPGA/Verilog verilog源码
verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过
编译器/解释器 用VHDL语言编写的两个四位二进制数相减
用VHDL语言编写的两个四位二进制数相减，其结果会出现进位
VHDL/FPGA/Verilog 朋友
朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟 ...
汇编语言 知识要点：理解2 进制数的乘法 运行结果先输出00000010 ,然后输出11111101,就是1011111101 换算后等于10 进制765,就是两数相乘的结果 注意是从高向低排列,同时该
知识要点：理解2 进制数的乘法
运行结果先输出00000010 ,然后输出11111101,就是1011111101 换算后等于10 进制765,就是两数相乘的结果
注意是从高向低排列,同时该数已经超过256, 所以进位cy=1
并行计算 数字系统设计这是有关的相关源代码
数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... ...
电子书籍 我的查表算法思路是这样的 ： 1、构造N个二维数组（N＝你需要输入的最大频率值位数
我的查表算法思路是这样的
：
1、构造N个二维数组（N＝你需要输入的最大频率值位数，例如你需要精确到10HZ，最高30MHZ，那么就有10M位、1M位、100K位、10K位、1K位、100HZ位、10HZ位，共7位，所以N=7）。
2、根据你所用的芯片型号，和晶振频率，计算出每个频率位0-9时的控制字。
3、使用时，把你频率的每一位控制字，查表读 ...
数学计算 任何两位任意长度实数相乘
任何两位任意长度实数相乘，显示结果为非浮点，精确到各位。
不会因为4舍5入。或进位而产生误差。
VHDL/FPGA/Verilog 16*16有符号乘法器的  编码方式：Booth编码
16*16有符号乘法器的
 编码方式：Booth编码，
 拓扑结构：简单阵列
 加法器：Ripple Carry Adder