搜索：超前进位加法器

VHDL/FPGA/Verilog 32位除法器被除数和除数均为16位整数

32位除法器被除数和除数均为16位整数，16位小数商为32位整数，16位小数余数为16位整数，16位小数 Verilog HDL 代码

https://www.eeworm.com/dl/663/261974.html

下载: 27

查看: 1264

其他  32位除法器的测试程序

32位除法器的测试程序，由随机向量产生函数产生一组随机数来验证计算书否正确

https://www.eeworm.com/dl/534/261978.html

下载: 126

查看: 1032

数据结构  这是一个利用FPGA来实现加法器的算法

这是一个利用FPGA来实现加法器的算法，利用加法树的概念！

https://www.eeworm.com/dl/654/269008.html

下载: 99

查看: 1038

单片机开发  六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是

六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是秒的六十进制计数器进位+1得到.本程序基于VHDL.其开发环境是MAXPLUS2 ...

https://www.eeworm.com/dl/648/269079.html

下载: 80

查看: 1070

VHDL/FPGA/Verilog 波形发生器.经典双进程状态机.相应加法器的测试向量

波形发生器.经典双进程状态机.相应加法器的测试向量

https://www.eeworm.com/dl/663/284640.html

下载: 42

查看: 1047

单片机开发  微机原理课程设计报告课题六：数字闹钟 1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。 2. 将当前时分秒在七段LED显示器上显示（如：091

微机原理课程设计报告课题六：数字闹钟 1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。 2. 将当前时分秒在七段LED显示器上显示（如：091132）。 3. 可设置闹钟的时间当前值（对准时间）,设置闹铃时间,闹铃功能的关闭和开放. 关键词:数字闹钟，8253定时器，LED显示器，8255A ...

https://www.eeworm.com/dl/648/285006.html

下载: 168

查看: 1585

数学计算  长整数加法器

长整数加法器，实现长整数加法。开发环境为C++。

https://www.eeworm.com/dl/641/285531.html

下载: 26

查看: 1019

VHDL/FPGA/Verilog 是一個用verilog寫成的加法器電路,可把七個元件加起來

是一個用verilog寫成的加法器電路,可把七個元件加起來

https://www.eeworm.com/dl/663/287764.html

下载: 29

查看: 1064

汇编语言  使用硬件实现,通过FPGA验证的效率较高的加法器,

使用硬件实现,通过FPGA验证的效率较高的加法器,

https://www.eeworm.com/dl/644/294513.html

下载: 47

查看: 1041

VHDL/FPGA/Verilog 经过精心设计的加法器的代码

经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的

https://www.eeworm.com/dl/663/294524.html

下载: 178