搜索结果
找到约 5,290 项符合
贝加莱 的查询结果
RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
嵌入式Linux 在开发U-BOOT时新填加的一个FLASH驱动程序,实现U-BOOT的FLASH烧写功能
在开发U-BOOT时新填加的一个FLASH驱动程序,实现U-BOOT的FLASH烧写功能
电子书籍 DES算法,包括加、减密。经过测试。应该没什么问题。由此可做3DES
DES算法,包括加、减密。经过测试。应该没什么问题。由此可做3DES
CA认证 des加解密算法程序包
des加解密算法程序包, des加解密算法程序包
CA认证 err加解密算法程序包
err加解密算法程序包, err加解密算法程序包
CA认证 md2 加解密算法程序包
md2
加解密算法程序包,md2 加解密算法程序包
CA认证 md4加解密算法程序包
md4加解密算法程序包, md4加解密算法程序包
其他书籍 VHDL 开发PCI加密解密卡 逢甲大學 資訊工程學系專題報告 PCI 介面之加解密卡製作
VHDL 开发PCI加密解密卡
逢甲大學
資訊工程學系專題報告
PCI 介面之加解密卡製作
其他嵌入式/单片机内容 用Verilog语言实现了一个8bit的超前进位加法器
用Verilog语言实现了一个8bit的超前进位加法器,其中包括测试文件。