搜索结果
找到约 5,570 项符合
賺積分 的查询结果
VHDL/FPGA/Verilog 常用1、3、5及任意奇数分频器的VHDL代码实现（原创）
常用1、3、5及任意奇数分频器的VHDL代码实现（原创）
其他 本文是06SIGGRAPH上的一篇论文"实时视频抽象"的原始算法.其中包括双面过滤颜色转换高斯差分边缘等.
本文是06SIGGRAPH上的一篇论文"实时视频抽象"的原始算法.其中包括双面过滤\颜色转换\高斯差分边缘等.
文件格式 介绍8位加法器、分频电路、数字秒表的PPT
介绍8位加法器、分频电路、数字秒表的PPT，带源码，解释详细，一步一步学习，是学习VHDL的好
matlab例程 谱估计 (1)修正协方差法 (2)多重信号分类（MUSIC）算法 (3)ESPRIT算法 (4)皮萨论科（Pisarenko）谐波分解法 并对各算法进行分析。 解压后即可在MATLAB上运
谱估计
(1)修正协方差法
(2)多重信号分类（MUSIC）算法
(3)ESPRIT算法
(4)皮萨论科（Pisarenko）谐波分解法
并对各算法进行分析。
解压后即可在MATLAB上运行
并行计算 中文分词开源项目JAVA?形姆执士聪钅縅AVA?形姆执士聪钅縅AVA中文分词开源项目JAVA
中文分词开源项目JAVA?形姆执士聪钅縅AVA?形姆执士聪钅縅AVA中文分词开源项目JAVA
Java编程 分形c++.rar神经网络 分形c++.rar神经网络
分形c++.rar神经网络 分形c++.rar神经网络
VHDL/FPGA/Verilog VHDL三分频程序 VHDL三分频程序 VHDL三分频程序
VHDL三分频程序
VHDL三分频程序
VHDL三分频程序
多国语言处理 Sharp ICTCLAS分词系统
Sharp ICTCLAS分词系统，对ICTCLAS分词系统进行了详尽的分析，并将代码移植到C＃。
VHDL/FPGA/Verilog 本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:
1. 正确显示年、月、日
2. 正确显示时、分、秒
3. 具有校时,整点报时和秒表功能
4. 进行系统模拟仿真和下载编程实验,验证系统的正确性