搜索结果
找到约 59,276 项符合
调制器设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (102)
- 技术资料 (51)
- 单片机编程 (16)
- 电源技术 (9)
- VIP专区 (7)
- 模拟电子 (5)
- 单片机开发 (5)
- 无线通信 (4)
- 电子书籍 (4)
- 系统设计方案 (4)
- Linux/Unix编程 (4)
- 通讯编程文档 (4)
- matlab例程 (4)
- 教程资料 (3)
- 行业应用文档 (2)
- VHDL/FPGA/Verilog (2)
- 传真(Fax)编程 (2)
- 汇编语言 (2)
- 通讯/手机编程 (2)
- 其他 (2)
- 经验分享 (1)
- 单片机相关 (1)
- 技术教程 (1)
- 通信网络 (1)
- 传感与控制 (1)
- 技术书籍 (1)
- 可编程逻辑 (1)
- VC书籍 (1)
- 其他书籍 (1)
- 数学计算 (1)
- 串口编程 (1)
- Java编程 (1)
- DSP编程 (1)
- 嵌入式/单片机编程 (1)
- 书籍 (1)
其他书籍 电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计 购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方
电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计 购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方法。 二、设计任务及要求: (1)实验内容1:说明程序1的... ...
matlab例程 一个16QAM数字调制后的通信系统,包括信号发生器,调制器,信道传输,接收器,均衡器等部分
一个16QAM数字调制后的通信系统,包括信号发生器,调制器,信道传输,接收器,均衡器等部分
VHDL/FPGA/Verilog 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）
利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。 ...
系统设计方案 低噪声震荡器设计资料,网上找来的,比较好的 资料
低噪声震荡器设计资料,网上找来的,比较好的 资料
VHDL/FPGA/Verilog :传统的交通灯控制器多数由单片机或PLC来实现,文中介绍了基于VHDL硬件描述语言进行交通灯控制 器设计的一般思路和方法。选择XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5.
:传统的交通灯控制器多数由单片机或PLC来实现,文中介绍了基于VHDL硬件描述语言进行交通灯控制
器设计的一般思路和方法。选择XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM
SE 6. 0开发工具进行了程序的编译和功能仿真。最后给出了交通灯控制器的部分VHDL源程序和仿真结果,仿
真结果表明该系统的设计 ...
汇编语言 AT89C2051+MC44817锁相环电路CATV射频调制器汇编源代码。
AT89C2051+MC44817锁相环电路CATV射频调制器汇编源代码。
汇编语言 抢答器设计 1、如果想调节抢答时间或答题时间,按"抢答时间调节"键或"答题时间调节"键进入调节状态,此时会显示现在设定的抢答时间或回答时间值
抢答器设计
1、如果想调节抢答时间或答题时间,按"抢答时间调节"键或"答题时间调节"键进入调节状态,此时会显示现在设定的抢答时间或回答时间值
VHDL/FPGA/Verilog 适用异步收发器设计的vhdl语言,是学习UART知识的好例程
适用异步收发器设计的vhdl语言,是学习UART知识的好例程