搜索结果
找到约 58,228 项符合
译码器设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (53)
- 单片机编程 (24)
- VHDL/FPGA/Verilog (23)
- VIP专区 (12)
- 技术资料 (11)
- 单片机开发 (7)
- 可编程逻辑 (5)
- 通讯编程文档 (5)
- 系统设计方案 (4)
- 数据结构 (4)
- 其他 (4)
- 教程资料 (3)
- 其他嵌入式/单片机内容 (3)
- 教育系统应用 (3)
- 源码 (3)
- 论文 (3)
- 技术书籍 (2)
- 模拟电子 (2)
- 汇编语言 (2)
- 编译器/解释器 (2)
- 无线通信 (2)
- 经验 (2)
- 书籍源码 (1)
- 电源技术 (1)
- matlab例程 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- 中间件编程 (1)
- 邮电通讯系统 (1)
- 嵌入式/单片机编程 (1)
- VC书籍 (1)
- 软件设计/软件工程 (1)
- 其他书籍 (1)
- 通讯/手机编程 (1)
- 文件格式 (1)
- 压缩解压 (1)
- 软件 (1)
- 应用设计 (1)
VC书籍 应用C语言实现RS（255
应用C语言实现RS（255，223）编码器和译码器
其他 数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号 ...
VHDL/FPGA/Verilog 秒表的逻辑结构比较简单
秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整个秒表还需要一个启动信号和一个归零信号，以便能够随时启动及停止。
秒表有六个输出显示，分别为百分之一秒，十分之一秒、秒、十秒、分、十分，所以共 ...
单片机开发 HD7279(A)是一片具有串行接口的
HD7279(A)是一片具有串行接口的，可同时驱动8位共阴式数码管(或64只独立LED)的智能显示驱动芯片，该芯片同时还可连接多达64键的键盘矩阵。
HD7279内部含有译码器，可直接接受16进制码，HD7279A还同时具有2种译码方式，HD7279(A)还具有多种控制指令，如消隐、闪烁、左移、右移、段寻址等。 ...
其他 本**志程序专注于个人博客**志
本**志程序专注于个人博客**志，采用smarty模板引擎和FCKeditor编辑器设计，能满足个人**志的所有功能，可以方便的自己设计模板和开启缓存、上传图片，回复部分过滤了大部分危险代码，并杜绝了跨站提交，有效的防止了垃圾留言。最主要的是，代码精简，访问快速； ...
文章/文档 最新的算法说明
最新的算法说明，编码过程就如同源源不断产生水滴(编码分组)的喷泉(编码器)，而我们只要用杯子(译码器)接收足够数量的水滴，即可达到饮用(成功译码)的目的。正因如此，该种编码被称为喷泉码。
VHDL/FPGA/Verilog 经典UART程序
经典UART程序，通用异步收发器设计的vhdl语言,帮助大家学习UART知识
VHDL/FPGA/Verilog 学习UART知识
学习UART知识，经典UART程序，通用异步收发器设计的vhdl语言
游戏 带获胜音乐的拔河游戏机
带获胜音乐的拔河游戏机，用计数器 译码器组成