搜索结果
找到约 58,228 项符合
译码器设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (53)
- 单片机编程 (24)
- VHDL/FPGA/Verilog (23)
- VIP专区 (12)
- 技术资料 (11)
- 单片机开发 (7)
- 可编程逻辑 (5)
- 通讯编程文档 (5)
- 系统设计方案 (4)
- 数据结构 (4)
- 其他 (4)
- 教程资料 (3)
- 其他嵌入式/单片机内容 (3)
- 教育系统应用 (3)
- 源码 (3)
- 论文 (3)
- 技术书籍 (2)
- 模拟电子 (2)
- 汇编语言 (2)
- 编译器/解释器 (2)
- 无线通信 (2)
- 经验 (2)
- 书籍源码 (1)
- 电源技术 (1)
- matlab例程 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- 中间件编程 (1)
- 邮电通讯系统 (1)
- 嵌入式/单片机编程 (1)
- VC书籍 (1)
- 软件设计/软件工程 (1)
- 其他书籍 (1)
- 通讯/手机编程 (1)
- 文件格式 (1)
- 压缩解压 (1)
- 软件 (1)
- 应用设计 (1)
VHDL/FPGA/Verilog 2个4位二进制数相加的加法器件
2个4位二进制数相加的加法器件，其结果显示在七段译码器中
压缩解压 对符号进行huffman编码和解码的程序
对符号进行huffman编码和解码的程序，ＧＵＩ界面，很好的学习压缩及解压缩技术。哈夫曼编/译码器V2.0
其他嵌入式/单片机内容 巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时
巴克码生成与测试电路。
当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时，3-8译码器的8个输出经反相器后顺序输出高电平。其中五路信号经“或非”后再和其中3路“或”，在Y端便可顺序产生11000100代码序列。
VHDL/FPGA/Verilog 一个数码管显示的测试程序
一个数码管显示的测试程序，内含加法器、减法器，4-7译码器，计数器等。
VHDL/FPGA/Verilog vhdl编写
vhdl编写，8b—10b 编解码器设计
Encoder:
8b/10b Encoder (file: 8b10b_enc.vhd)
Synchronous clocked inputs (latched on each clock rising edge)
8-bit parallel unencoded data input
KI input selects data or control encoding
Asynchronous active high reset initializes all logic
Encoded data output
...
人工智能/神经网络 脱机字符识别
脱机字符识别，手写数字识别之模板匹配法，数字识别之神经网络法，手写数字识别之Fisher线性判别，基于Fisher准则线性分类器设计 进一步了解分类器的设计概念，能够根据自己的设计对线性分类器有更深刻地认识，理解Fisher准则方法确定最佳线性分界面方法的原理 ...
DSP编程 实现SPWM波形控制电机变频
实现SPWM波形控制电机变频，基于tms320lf2407变频器设计
VHDL/FPGA/Verilog 经典UART程序
经典UART程序，通用异步收发器设计的vhdl语言