搜索结果
找到约 743 项符合
计数抓拍 的查询结果
其他嵌入式/单片机内容 实现USB计数功能的设备驱动程序源代码 主要用C＋＋实现
实现USB计数功能的设备驱动程序源代码
主要用C＋＋实现
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用
基于Verilog-HDL的硬件电路的实现
9.3 脉冲计数与显示
9.3.1 脉冲计数器的工作原理
9.3.2 计数模块的设计与实现
9.3.3 parameter的使用方法
9.3.4 repeat循环语句的使用方法
9.3.5 系统函数$random的使用方法
9.3.6 脉冲计数器的Verilog-HDL描述
9.3.7 特定脉冲序列的发生
9.3.8 ...
DSP编程 DSP的配置TIMERO进行计数并产生中断,通过调用中断服务子程序,进行处理
DSP的配置TIMERO进行计数并产生中断,通过调用中断服务子程序,进行处理
VHDL/FPGA/Verilog 本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能
本文设计的数字钟具有以下特点:
1、具有时、分、秒计数显示功能，以二十四小时循环计时。
2、具有清零，调节小时，分钟的功能。
3、具有整点报时同时LED灯花样显示的功能。
VHDL/FPGA/Verilog (1)具有时、分、秒计数显示功能
(1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。
（2）可以根据需要设置复位、清零、置位等功能。
VHDL/FPGA/Verilog 这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流
这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流
VHDL/FPGA/Verilog 计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
嵌入式/单片机编程 本代码是关于用INT0中断实现按键计数
本代码是关于用INT0中断实现按键计数，请注意调试下载。
单片机开发 方波计数器-C编写的称： 外部计数+显示程序 单片机外部输入脉冲信号
方波计数器-C编写的称： 外部计数+显示程序
单片机外部输入脉冲信号，定时器参与计数
计数值由数码管显示出来。
汇编语言 一个用汇编语言编写的用计数程序
一个用汇编语言编写的用计数程序，
需要的朋友们下载哦。