搜索结果
找到约 743 项符合
计数抓拍 的查询结果
其他 学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
编译器/解释器 编译原理课程的词法分析器 并且能够判别科学计数法
编译原理课程的词法分析器 并且能够判别科学计数法
编译器/解释器 递归下降分析法构造的语法分析机 能够判断科学计数法 可判别的运算符为+-*/（）
递归下降分析法构造的语法分析机 能够判断科学计数法 可判别的运算符为+-*/（）
VHDL/FPGA/Verilog VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时
VHDL数字钟设计程序
设计要求
基本要求：
1、24小时计数显示；
2、具有校时功能（时，分） ；
附加要求：
1、实现闹钟功能（定时，闹响）；
汇编语言 数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能
数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能
VHDL/FPGA/Verilog 实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；
其他 一个多功能的 能实现简单计数功能 适用于EDA初学者
一个多功能的 能实现简单计数功能 适用于EDA初学者
其他 定时期的计数使用实例
定时期的计数使用实例，结合了数码管显示，适合于初学者的研究学习