搜索结果
找到约 743 项符合
计数抓拍 的查询结果
单片机开发 32位计数器的计数程序
32位计数器的计数程序，CYPRESS公司生产的PSOC。
其他 上传一个计数实验系统
上传一个计数实验系统，供大家参考，希望大家有用。
单片机开发 1）能够对计数脉冲（用开关模拟）进行计数 2）能够进行6位数码显示
1）能够对计数脉冲（用开关模拟）进行计数 2）能够进行6位数码显示，显示当前的印张数 3）能够进行印数的预置，能够进行正/反计数 4)当计数达到计数预置值或计数为零时，能够报警（LED 发光）
附加功能：报警时可以用喇叭鸣响，并用一个键控制其停止 。
操作说明:
开启电源后，按数字键按预设的印刷数量渐入计数值，按“正 ...
单片机开发 计数,定时器应用.拨码开关一次只选一个..393作分频器用
计数,定时器应用.拨码开关一次只选一个..393作分频器用
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以
8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设
计数字逻辑电路的过程和方法。并设计了密码锁
VHDL/FPGA/Verilog 基于VHDL的定时计数芯片的设计 通过模块化
基于VHDL的定时计数芯片的设计
通过模块化，状态图设计实现定时芯片
Windows CE wince外部中断计数小驱动
wince外部中断计数小驱动，基于2410
Ajax 一个AJAX的计数插件
一个AJAX的计数插件，无刷新的获取和记录客户下载的次数
VHDL/FPGA/Verilog 0到9加计数 9到0减计数
0到9加计数
9到0减计数