搜索结果
找到约 39 项符合
表决器 的查询结果
按分类筛选
VHDL/FPGA/Verilog vhdl实现的三人表决器
vhdl实现的三人表决器，大家一起交流一下，
VHDL/FPGA/Verilog 含有七人表决器
含有七人表决器，格雷码变换电路，英文字符显示电路，基本触发器（D和JK），74LS160计数器功能模块，步长可变的加减计数器
其他书籍 表决器,实现7人表决. 使用max+plus3编写. 使用简单方便.
表决器,实现7人表决.
使用max+plus3编写.
使用简单方便.
VHDL/FPGA/Verilog 表决器
表决器，简单实现了表决功能，无显示功能
汇编语言 中央电视台开心辞典幸运52及挑战主持人节目表决器源码
中央电视台开心辞典幸运52及挑战主持人节目表决器源码
其他 3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
VHDL/FPGA/Verilog 本设计师一个7人表决器
本设计师一个7人表决器，用7个开关作为7个输入变量，输入变量是 1 时表示赞同，输入变量为 0 时表示不赞同。
VHDL/FPGA/Verilog 1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能
1.七段数码管译码器
2.4人表决器
3.4进制加减法计数器~具有进位和借位功能
VHDL/FPGA/Verilog 用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
用VHDL语言设计三人表决器
新建VHDL设计文件并保存
检查编译
波形仿真
源码 7人投票表决器的VHDL设计
7人投票表决器的VHDL设计