搜索结果

你想封装自己的元件库

老鸟不必看了，强烈建议新手看，有很多东西很实用，都是我遇到的，并找到了相关的解决办法。 比如：1、对线段进行角度调整，有两种方法 2、让大元件下面放小元件 3、多线段重合构成覆铜效果...... 具体大家自己看

EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越 ...

连接图器件

XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and ...

genesis9.0算号器提供genesis算号器使用视频。安装文件一定要放在小写英文路径下，中文不行，有大写字母的英文也不行。1.算号器的只是算gnd的号，要算get的号，需要参考算号器的步骤。注意选择破解有效时间。2.7天过期，30天过期，永不过期等。注意要用自己机器识别号去算，在get运行弹出来的序号对话框里，有机器识别号 ...

　　随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其 ...

我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可 ...

PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了 ...

PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。　 　　答 ...