搜索结果

找到约 12,629 项符合 脉冲信号发生器 的查询结果

matlab例程 本程序可以对一个模拟信号进行数字化

本程序可以对一个模拟信号进行数字化,使用的是PCM即脉冲编码调制,其结果是将样值转化为8位PCM编码。现今语音编码大多数采用这类编码方法
https://www.eeworm.com/dl/665/244326.html
下载: 87
查看: 1048

文章/文档 13位巴克码+线形调频信号

13位巴克码+线形调频信号,进行脉冲压缩处理,中间经过解调处理。
https://www.eeworm.com/dl/652/276735.html
下载: 119
查看: 1178

数学计算 DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具

DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比。当N较大时,因计算量太大,直接用DFT算法进行谱分析和信号的实时处理是不切实际的。快速傅立叶变换(Fast Fourier Transformation,简称FFT)使DFT运算效率提高1~2个数 ...
https://www.eeworm.com/dl/641/282861.html
下载: 64
查看: 1054

其他书籍 在信息信号处理过程中

在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用滤波器,数字滤波器是数字信号处理(DSP,DigitalSignalProcessing)中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应(ⅡR)滤波器和有限长单位脉冲响应(FIR)滤波器两种[1],其中,FIR滤波器能提供理想的线性相位响应,在整个频带上获得常数群时 ...
https://www.eeworm.com/dl/542/284213.html
下载: 28
查看: 1018

其他嵌入式/单片机内容 巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时

巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时,3-8译码器的8个输出经反相器后顺序输出高电平。其中五路信号经“或非”后再和其中3路“或”,在Y端便可顺序产生11000100代码序列。
https://www.eeworm.com/dl/687/285424.html
下载: 44
查看: 1145

matlab例程 优点:1.对于信噪比高的信号滤波效果好; % 2.对于边沿的保护强过阈值滤波

优点:1.对于信噪比高的信号滤波效果好; % 2.对于边沿的保护强过阈值滤波,不会产生阈值滤波情况下的过于平滑与Gibbs现象。 %缺点:1.由于对边沿信号没做任何处理,所以边沿可能会有脉冲噪声保留下来; % 2.计算相关系数中,如果计算出来的小波系数点位置偏差大,则相关系数计算受影响; % 3.需要迭代运算,迭代的噪声 ...
https://www.eeworm.com/dl/665/291731.html
下载: 192
查看: 1047

单片机开发 本设计采用Cypress公司支持USB2.0协议标准的EZ-USB FX2系列之CY7C68013芯片作为帧同步信号发送器的USB接口芯片

本设计采用Cypress公司支持USB2.0协议标准的EZ-USB FX2系列之CY7C68013芯片作为帧同步信号发送器的USB接口芯片,在uVision2开发环境下利用Keil C51完成了满足帧同步信号发送器基本要求的固件设计,具体采用了批量传输方式、大端点三缓冲设置、定时器中断方式的同步脉冲和数据的发送、软FIFO方式数据存放以及I2C总线下的LED ...
https://www.eeworm.com/dl/648/301311.html
下载: 191
查看: 1082

Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路

数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
https://www.eeworm.com/dl/664/306603.html
下载: 117
查看: 1105

matlab例程 脉冲反向积分发测试混响程序

脉冲反向积分发测试混响程序,数据应该为声压时间信号
https://www.eeworm.com/dl/665/310249.html
下载: 39
查看: 1062

VHDL/FPGA/Verilog EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻 ...
https://www.eeworm.com/dl/663/320690.html
下载: 136
查看: 1426