搜索结果
找到约 1,958 项符合
联锁 的查询结果
按分类筛选
VHDL/FPGA/Verilog Spartan-3E 中文介绍（包括图解、功能介绍、使用方法、锁管脚等）
Spartan-3E 中文介绍（包括图解、功能介绍、使用方法、锁管脚等）
数据结构 银行家算法 1. 实验目的： 用高级语言编写和调试一个利用银行家算法避免死锁的程序
银行家算法
1. 实验目的：
用高级语言编写和调试一个利用银行家算法避免死锁的程序，以加深对分配资源时如何避免死锁的理解。
2. 实验内容：
编写一个模拟程序，完成避免死锁的模拟,要求采用dijkstra的银行家算法。
实验具体包括:首先确定可利用资源向量的数据结构、最大需求矩阵，分配矩阵，需求矩阵,然后完成银行家算法、 ...
系统设计方案 能够在VHDL环境下实现密码锁的设置与开锁功能
能够在VHDL环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动
软件设计/软件工程 能够在FPGA环境下实现密码锁的设置与开锁功能
能够在FPGA环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动
软件设计/软件工程 能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能
能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动
VC书籍 本论文关于Visual C++中内联函数的使用
本论文关于Visual C++中内联函数的使用，此类函数对于提高程序运行的效率有很大作用
其他书籍 摘要 本论文研究了基于捷联惯导系统的几种不同的传递对准技术
摘要
本论文研究了基于捷联惯导系统的几种不同的传递对准技术，其中包括
速度匹配、姿态匹配、角速度匹配及速度加姿态匹配方法。
单片机开发 EDA 四人抢答器 有顶层图 实现锁存。清零。
EDA 四人抢答器
有顶层图
实现锁存。清零。
VHDL/FPGA/Verilog 用VHDL语言描述的用锁存器
用VHDL语言描述的用锁存器，加法计数器，ROM存储器构成的RTL图
其他 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb
1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb，进行锁存的同时发出aim信号实现声音提示，并使count模块进行答题时间的倒计时，在计满100妙后送出声音提示；
2、用ch41a模块将抢答结果转换为二进制数；
3、用sel模块产生数码管片选信号；
4、用ch42a模块将对应数码管片选信号，送出需要的显示信号；
5、用 ...