搜索结果
找到约 1,958 项符合
联锁 的查询结果
按分类筛选
学术论文 FPGA内全数字延时锁相环的设计.rar
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目 ...
学术论文 RS-485 总线的死锁检测与解除
针对RS-485 接口收发电路的特点，讨论RS-485 总线在Polling 和CSMA/CD 通信方式中死锁检测和解除死锁的方法。该方法同样适用于RS-422 接口。
学术论文 FPGA内嵌200MHz低噪声锁相环时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出 ...
学术论文 应用于十万门FPGA的全数字锁相环设计
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时， ...
学术论文 RS码、LDPC码级联编解码器的FPGA实现
差错控制编码技术是现代通信技术中的关键技术之一，在移动通信、数字电视、计算机存储等数据通信系统中得到了广泛应用。在信道条件恶劣的情况中，常采用纠错能力更强的级联编解码方法，进行差错控制。本课题以RS码、LDPC 码... ...
学术论文 基于FPGA的全数字锁相环的设计
随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一... ...
学术论文 基于DSPFPGA的捷联惯性导航系统设计
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。 为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP... ...
学术论文 基于DSPFPGA的捷联惯性导航系统设计
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。
为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP与FPGA相结合的系统方案：系统采用MEMS器件和高性能A/D转换器构成惯性信号检测单元，FPGA进行I/O控制 ...
技术书籍 锁相环频率合成器(Motorola 集成电路应用技术丛书)
·锁相环频率合成器(Motorola 集成电路应用技术丛书)
技术书籍 锁相环频率合成器(Motorola 集成电路应用技术丛书)
·锁相环频率合成器(Motorola 集成电路应用技术丛书)