搜索结果

找到约 1,958 项符合 联锁 的查询结果

VHDL/FPGA/Verilog 基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
https://www.eeworm.com/dl/663/342231.html
下载: 94
查看: 1102

VHDL/FPGA/Verilog 基于VHDL的自动售货机实现,包含完整的源代码,锁脚文件以及下载文件

基于VHDL的自动售货机实现,包含完整的源代码,锁脚文件以及下载文件
https://www.eeworm.com/dl/663/342232.html
下载: 195
查看: 1046

VHDL/FPGA/Verilog 基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
https://www.eeworm.com/dl/663/342233.html
下载: 104
查看: 1071

VHDL/FPGA/Verilog 基于VHDL的1602显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

基于VHDL的1602显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
https://www.eeworm.com/dl/663/342234.html
下载: 107
查看: 1062

VHDL/FPGA/Verilog 基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用

基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
https://www.eeworm.com/dl/663/342235.html
下载: 129
查看: 1042

matlab例程 电子通信系统的建模与仿真 第7章 通信系统差错控制仿真 7.1 缩短卷积码 7.2 有缩短卷积码加交织的差错控制系统研究 7.3 自适应均衡系统(LMS算法) 7.4 迭代译码的级联卷积

电子通信系统的建模与仿真 第7章 通信系统差错控制仿真 7.1 缩短卷积码 7.2 有缩短卷积码加交织的差错控制系统研究 7.3 自适应均衡系统(LMS算法) 7.4 迭代译码的级联卷积码
https://www.eeworm.com/dl/665/342370.html
下载: 163
查看: 1090

通讯/手机编程 改进行级联CIC梳状滤波器

改进行级联CIC梳状滤波器,通带内平坦性好,带外抑制更好
https://www.eeworm.com/dl/527/342777.html
下载: 91
查看: 1074

游戏 <visualc++ 网络游戏建模与实现>,联众总裁鲍岳桥为该书作序,描述了用VC++实现棋牌类等网络游戏建模和编程

<visualc++ 网络游戏建模与实现>,联众总裁鲍岳桥为该书作序,描述了用VC++实现棋牌类等网络游戏建模和编程
https://www.eeworm.com/dl/625/343495.html
下载: 138
查看: 1065

单片机开发 基于51系列的电子锁设计方案

基于51系列的电子锁设计方案,包含程序,pdf文件
https://www.eeworm.com/dl/648/345092.html
下载: 181
查看: 1056

嵌入式/单片机编程 用于检测非自锁的按键

用于检测非自锁的按键,可以识别按键是否按下、长按、释放等
https://www.eeworm.com/dl/647/345627.html
下载: 155
查看: 1033