搜索结果
找到约 1,958 项符合
联锁 的查询结果
按分类筛选
单片机开发 c8051120锁相环
c8051120锁相环，定时器3的初始化和使用
VHDL/FPGA/Verilog 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
其他书籍 捷联惯导四元数转换误差分析捷联惯导算法方面学习资料
捷联惯导四元数转换误差分析捷联惯导算法方面学习资料
系统设计方案 捷联惯导系统航向姿态计算算法研究学习文献
捷联惯导系统航向姿态计算算法研究学习文献
系统设计方案 FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
其他嵌入式/单片机内容 这是锁相环芯片MC145170程序
这是锁相环芯片MC145170程序，单片机是用at89s52的
数据结构 操作系统中避免死锁——银行家算法的实现。
操作系统中避免死锁——银行家算法的实现。
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
交通/航空行业 该原代码包括捷联惯导姿态程序,位置程序以及初始对准程序,实用性强,便于学习.
该原代码包括捷联惯导姿态程序,位置程序以及初始对准程序,实用性强,便于学习.
VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以
8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设
计数字逻辑电路的过程和方法。并设计了密码锁