搜索结果
找到约 1,958 项符合
联锁 的查询结果
按分类筛选
系统设计方案 银联卡密钥安全管理规则 银联卡密钥安全管理规则
银联卡密钥安全管理规则
银联卡密钥安全管理规则
系统设计方案 本文在说明全数字锁相环的基础上
本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并
给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。
VHDL/FPGA/Verilog 本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB
滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
其他 首先介绍了内插理论和CIC 滤波器原理,重点给出了CIC 滤波器设计方法,并分析了CIC 滤波器级联级数 和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。
首先介绍了内插理论和CIC 滤波器原理,重点给出了CIC 滤波器设计方法,并分析了CIC 滤波器级联级数
和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。
其他书籍 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的
新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利
用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感 ...
Linux/Unix编程 POSIX下线程死锁的演示程序（操作系统实验）
POSIX下线程死锁的演示程序（操作系统实验）
其他 用于时钟恢复的全数字锁相环设计
用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。
数据结构 最具有代表性的避免死锁的算法,就是银行家算法
最具有代表性的避免死锁的算法,就是银行家算法
系统设计方案 一种基于锁相环的数字频率合成器的设计
一种基于锁相环的数字频率合成器的设计
单片机开发 PROTEUS仿真用单片机系统板 系统资源丰富： ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS1
PROTEUS仿真用单片机系统板
系统资源丰富：
★ 内置RAM 32KB模块
★ 内置8位动态数码显示模块
★ 内置8X8点阵显示模块
★ 4位静态数码显示模块
★ 4位级联的74LS164串并转换模块
★ 内置8通道8位A/D转换
★ 内置8位D/A转换
★ 内置2路SPI和I2C总线接口
★ 内置4路1－Wire总线接口
★ 内置4X4矩阵式键盘
★ 内置 ...