搜索结果
找到约 3,533 项符合
组合逻辑 的查询结果
按分类筛选
- 全部分类
- 技术资料 (18)
- 学术论文 (16)
- VHDL/FPGA/Verilog (14)
- 单片机编程 (8)
- 可编程逻辑 (7)
- 其他书籍 (7)
- 技术书籍 (5)
- 教程资料 (4)
- 其他 (4)
- VIP专区 (4)
- 嵌入式/单片机编程 (3)
- 软件设计/软件工程 (3)
- 单片机开发 (3)
- 技术教程 (2)
- 模拟电子 (2)
- 传感与控制 (2)
- 电子书籍 (2)
- 人工智能/神经网络 (2)
- 实用电子技术 (1)
- 教材/考试/认证 (1)
- Mentor (1)
- DSP编程 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- 测试测量 (1)
- VC书籍 (1)
- Java书籍 (1)
- Java编程 (1)
- 系统设计方案 (1)
- 数值算法/人工智能 (1)
- 书籍源码 (1)
- 数据库系统 (1)
- 文件格式 (1)
- 电子书籍 (1)
- 软件 (1)
- 论文 (1)
- 源码 (1)
- 笔记 (1)
- 书籍 (1)
- 应用设计 (1)
- 教程 (1)
嵌入式/单片机编程 实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑.
实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑.
数学计算 自动生成组合 用法简单 输入一个数就行
自动生成组合 用法简单 输入一个数就行
Java编程 本程序能计算出相应的24点结果,给出4个数值,能计算求出该4个数的组合出的24的所有结果.
本程序能计算出相应的24点结果,给出4个数值,能计算求出该4个数的组合出的24的所有结果.
VHDL/FPGA/Verilog 4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入
4bit ALU（运算逻辑单元）的设计
给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。
其他 程序补充说明：对于时序逻辑
程序补充说明：对于时序逻辑，即always模块的敏感表为沿敏感信号（多为时钟或复位的正沿或负沿），统一使用非阻塞赋值“<=”
VHDL/FPGA/Verilog EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器
--- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。
UART 接收器
--- 串行数据帧和接收时钟是异步的，发送来的数据由逻 ...
VHDL/FPGA/Verilog 四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数
四位计数器
计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
VHDL/FPGA/Verilog 本代码可做为可编程逻辑器件ATF16V8B参考的例子
本代码可做为可编程逻辑器件ATF16V8B参考的例子，实现了各种 与或非逻辑
通讯编程文档 103规约提供了继电保护设备（或测控设备）的信息接口规范。本标准适用于将继电保护和测量控制功能组合在一个设备内
103规约提供了继电保护设备（或测控设备）的信息接口规范。本标准适用于将继电保护和测量控制功能组合在一个设备内，只有一个通讯口的设备的信息接口，以及继电保护和测量控制功能分别由不同设备完成其功能的设备的信息接口。本规约属于问答式规约。在任何情况下，子站都不准主动向主站发送信息。 ...
单片机开发 逻辑加密卡SLE4442的操作C51函数
逻辑加密卡SLE4442的操作C51函数，包含复位响应、密码比较、读写等操作。