搜索：组合逻辑 - 虫虫下载站

VHDL/FPGA/Verilog VHDL教程 ppt版绪论第一章 VHDL基本结构第二章 VHDL语言元素第三章 VHDL的描述风格第四章 VHDL的主要描述语句第五章组合逻辑电路设计第六章时序逻辑电

VHDL教程 ppt版绪论第一章 VHDL基本结构第二章 VHDL语言元素第三章 VHDL的描述风格第四章 VHDL的主要描述语句第五章组合逻辑电路设计第六章时序逻辑电路设计

https://www.eeworm.com/dl/663/305985.html

下载: 146

查看: 1068

其他  一个利用task和电平敏感的always块设计比较后重组信号的组合逻辑的实例。可以看到

一个利用task和电平敏感的always块设计比较后重组信号的组合逻辑的实例。可以看到，利用task非常方便地实现了数据之间的交换，如果要用函数实现相同的功能是非常复杂的；另外，task也避免了直接用一般语句来描述所引起的不易理解和综合时产生冗余逻辑等问题。 ...

https://www.eeworm.com/dl/534/316183.html

下载: 143

查看: 1089

系统设计方案  算术逻辑运算器单元ALU（74LS181）的工作原理。简单运算器的的数据传送通道。验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。

算术逻辑运算器单元ALU（74LS181）的工作原理。简单运算器的的数据传送通道。验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。

https://www.eeworm.com/dl/678/325393.html

下载: 105

查看: 2085

其他  组合逻辑：地址译码（for m68008）

组合逻辑：地址译码（for m68008）

https://www.eeworm.com/dl/534/386898.html

下载: 119

查看: 1016

书籍源码  纯组合逻辑构成的乘法器虽然工作速度比较快

纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操 ...

https://www.eeworm.com/dl/532/400018.html

下载: 137

查看: 1147

VHDL/FPGA/Verilog 部分组合逻辑数字电路的VHDL代码

部分组合逻辑数字电路的VHDL代码，包含必要的功能描述

https://www.eeworm.com/dl/663/407958.html

下载: 162

查看: 1039

人工智能/神经网络  用遗传算法实现简单的组合逻辑电路（四输入

用遗传算法实现简单的组合逻辑电路（四输入，任意输出的组合逻辑）

https://www.eeworm.com/dl/650/425821.html

下载: 39

查看: 1089

其他  电子技术基础（第五版数字部分）康华光课后习题解答 1 数字逻辑概论 2 逻辑代数与硬件语言描述 3 逻辑门电路 4 组合逻辑电路 5 锁存器和触发器 6 时序逻辑电路 7 存储器

电子技术基础（第五版数字部分）康华光课后习题解答 1 数字逻辑概论 2 逻辑代数与硬件语言描述 3 逻辑门电路 4 组合逻辑电路 5 锁存器和触发器 6 时序逻辑电路 7 存储器 8 脉冲波形的变换与产生 9 数模与模数转换器

https://www.eeworm.com/dl/534/472987.html

下载: 116

查看: 2156

嵌入式/单片机编程  详尽介绍了VERILOG编程过程中的组合逻辑和时序逻辑设计方法

详尽介绍了VERILOG编程过程中的组合逻辑和时序逻辑设计方法，同时对仿真程序的编程和使用也做了完美的讲解，便于快速学习掌握

https://www.eeworm.com/dl/647/478125.html

下载: 79

查看: 1080

VHDL/FPGA/Verilog 组合逻辑单元设计电路

组合逻辑单元设计电路，有8个功能！都是普通的逻辑运算

https://www.eeworm.com/dl/663/483725.html

下载: 97

查看: 1051

搜索结果

按分类筛选