搜索结果

找到约 756 项符合 纸张计数 的查询结果

VHDL/FPGA/Verilog 16 进制段位数码译码扫描显示

16 进制段位数码译码扫描显示,用VHDL编写计数器并完成计数显示
https://www.eeworm.com/dl/663/285416.html
下载: 196
查看: 1028

嵌入式/单片机编程 利用AT89S51单片机的T0、T1的定时计数器功能

利用AT89S51单片机的T0、T1的定时计数器功能,来完成对输入的信号进行频率计数
https://www.eeworm.com/dl/647/286849.html
下载: 115
查看: 1044

单片机开发 利用AT89S51单片机来制作一个手动计数器

利用AT89S51单片机来制作一个手动计数器,在AT89S51单片机的P3.7管脚接一个轻触开关,作为手动计数的按钮,用单片机的P2.0-P2.7接一个共阴数码管,作为00-99计数的个位数显示,用单片机的P0.0-P0.7接一个共阴数码管,作为00-99计数的十位数显示 ...
https://www.eeworm.com/dl/648/292750.html
下载: 139
查看: 1069

数学计算 一本书的页码从自然数1 开始顺序编码直到自然数n。书的页码按照通常的习惯编排

一本书的页码从自然数1 开始顺序编码直到自然数n。书的页码按照通常的习惯编排, 每个页码都不含多余的前导数字0。例如,第6 页用数字6 表示,而不是06 或006 等。数 字计数问题要求对给定书的总页码n,计算出书的全部页码中分别用到多少次数字0,1, 2,…,9。 ...
https://www.eeworm.com/dl/641/295101.html
下载: 198
查看: 2885

VHDL/FPGA/Verilog 用VHDL语言实现8位十进制计数器的设计

用VHDL语言实现8位十进制计数器的设计,计数结果用实验板上8个数码管显示
https://www.eeworm.com/dl/663/300778.html
下载: 48
查看: 1122

其他嵌入式/单片机内容 这是一个51单片急定时技术程序代码

这是一个51单片急定时技术程序代码,用51单片机的定时器实现计数功能
https://www.eeworm.com/dl/687/301374.html
下载: 71
查看: 1054

单片机开发 采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1:当按下启动计时按钮时

采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1:当按下启动计时按钮时,实验箱上的8个数码管数码1~8以4Hz的频率,从0到9反复不停计数,8个数码管同一时刻显示同一个数字。当按下异步清零按钮时,则8个数码管均显示为0。 电路2:当按下启动计时按钮时,8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数,即每一 ...
https://www.eeworm.com/dl/648/303885.html
下载: 169
查看: 1368

数据库系统 利用MFC基于SQL server开发的数据库系统

利用MFC基于SQL server开发的数据库系统,不仅能学习MFC界面设计,还能学习到MFC连接数据库的计数
https://www.eeworm.com/dl/523/305144.html
下载: 26
查看: 1047

其他嵌入式/单片机内容 一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟

一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟,输出的是计数信号和方向信号。
https://www.eeworm.com/dl/687/305936.html
下载: 171
查看: 1840

其他 Josephus 排列问题定义如下:假设n 个竞赛者排成一个环形。给定一个正整数m

Josephus 排列问题定义如下:假设n 个竞赛者排成一个环形。给定一个正整数m,从某 个指定的第1 个人开始,沿环计数,每遇到第m 个人就让其出列,且计数继续进行下去。这 个过程一直进行到所有的人都出列为止。最后出列者为优胜者。每个人出列的次序定义了整 数1,2,…,n 的一个排列。这个排列称为一个(n,m)Josephus 排列 ...
https://www.eeworm.com/dl/534/307090.html
下载: 76
查看: 1025