搜索结果
找到约 310,875 项符合
纳秒时间的测量 的查询结果
中间件编程 日期类 实现日期 时间的类
日期类
实现日期 时间的类，提供 时间 加 减，以及当前系统时间 等 方法。比较实用，在很多地方使用，运行可靠，稳定。
软件设计/软件工程 使用递归算法在指定目录下查找文件.good 我找了很长时间的
使用递归算法在指定目录下查找文件.good
我找了很长时间的
游戏 还可以的JAVA象棋游戏的原码,自己编译了很长时间的东西,不算很垃圾啊!
还可以的JAVA象棋游戏的原码,自己编译了很长时间的东西,不算很垃圾啊!
VHDL/FPGA/Verilog 具有整点报时功能,整点时响铃5s。具有控制启动和关闭功能。 具有调整起床铃,熄灯铃时间的功能。 具有调整打铃时间长短和间歇时间长短的功能。
具有整点报时功能,整点时响铃5s。具有控制启动和关闭功能。
具有调整起床铃,熄灯铃时间的功能。
具有调整打铃时间长短和间歇时间长短的功能。
其他行业 用于上位监控软件进行运行时间的监控及自动记录
用于上位监控软件进行运行时间的监控及自动记录
其他 C程序学习者学习文件操作的好讲义,包含例题,这个讲义是本人清手做的,花了很长时间的.
C程序学习者学习文件操作的好讲义,包含例题,这个讲义是本人清手做的,花了很长时间的.
matlab例程 一个求解纳什交换的均衡问题的例程
一个求解纳什交换的均衡问题的例程，运用了类似基因表示的做法，需要的请自行下载
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现
基于Verilog-HDL的硬件电路的实现
9.4 脉冲频率的测量与显示
9.4.1 脉冲频率的测量原理
9.4.2 频率计的工作原理
9.4.3 频率测量模块的设计与实现
9.4.4 while循环语句的使用方法
9.4.5 门控信号发生模块的设计与实现
9.4.6 频率计的Verilog-HDL描述
9.4.7 频率计的硬件实现 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现
基于Verilog-HDL的硬件电路的实现
9.5 脉冲周期的测量与显示
9.5.1 脉冲周期的测量原理
9.5.2 周期计的工作原理
9.5.3 周期测量模块的设计与实现
9.5.4 forever循环语句的使用方法
9.5.5 disable禁止语句的使用方法
9.5.6 时标信号发生模块的设计与实现
9.5.7 周期计的Verilog-HDL描述 ...
其他 本设计通过按S3、S4和S5功能键实现对时间的调整。 其中
本设计通过按S3、S4和S5功能键实现对时间的调整。
其中，S3键为小时/分钟调整选择键；S4键为加1键；S5键为减1键。
时间调整的具体实现过程如下：
S3键功能是判断是否进行时间调整。当按一次S3键后，进入小时调整。再通过按S4、S5键进行对小时的具体调整；当按二次S3键后，进入分钟调整。再通过按S4、S5键进行对分钟的具体调 ...