搜索结果
找到约 5,405 项符合
级联型 的查询结果
按分类筛选
其他 pam我们考虑常见的插值(抽取)运算和滤波器级联的情形
pam我们考虑常见的插值(抽取)运算和滤波器级联的情形，在实际的插值(余
:)运算中，为了避免信号在经过插值(抽取)后出现混盛现象，保证能无失多
恢复信号，我们常常在插值运算之后(抽取运算之前)加上插值(抽取)滤公
时信号进行带限，如图2.10左边所示。 ...
Java编程 JSP 实现3级级联下拉菜单
JSP 实现3级级联下拉菜单
其他书籍 针对LDPC码与RS吗串行级联结构
针对LDPC码与RS吗串行级联结构，提出一种基于Chase的联合迭带译码
其他嵌入式/单片机内容 两片74hc165级联的驱动
两片74hc165级联的驱动，用protues 7.1仿真 c语言
其他数据库 BCB 级联表的设计源代码。有需要的朋友可以看看。BCB这个东西不知道还有人用么。以往是我的最爱。
BCB 级联表的设计源代码。有需要的朋友可以看看。BCB这个东西不知道还有人用么。以往是我的最爱。
汇编语言 求系统幅频响应和相频响应 求系统零极点图 二阶系统级联式
求系统幅频响应和相频响应 求系统零极点图 二阶系统级联式
软件设计/软件工程 中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的
中南大学数字电子技术课程设计--数字钟的设计
一.设计目的
1. 进一步掌握各芯片的逻辑功能及使用方法。
2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。
3. 进一步掌握数字系统的设计和数字系统功能的测试方法。
4. 进一步掌握数字系统的制作和布线方法。
二.设计要求
1．设计指标
&#61656 数字钟具有显示时、分 ...
书籍源码 实现C/S 国家 省市 级联实现C/S 国家 省市 级联
实现C/S 国家 省市 级联实现C/S 国家 省市 级联
VHDL/FPGA/Verilog 本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB
滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
其他 首先介绍了内插理论和CIC 滤波器原理,重点给出了CIC 滤波器设计方法,并分析了CIC 滤波器级联级数 和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。
首先介绍了内插理论和CIC 滤波器原理,重点给出了CIC 滤波器设计方法,并分析了CIC 滤波器级联级数
和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。