搜索：篮球计分计时器

教程资料  基于CPLD的扰码与解扰码器的设计

基于CPLD的扰码与解扰码器的设计，扰码用M序列实现，m序列级数和频率可选

https://www.eeworm.com/dl/Protel/doc/18173.html

下载: 32

查看: 1061

教程资料  proteus的一个小定时计时

proteus的一个小定时计时， \\r\\n\\r\\n时钟用的是6M，有源文件自己看

https://www.eeworm.com/dl/proteus/doc/18191.html

下载: 23

查看: 1072

用fpga实现的DA转换器，有说明和源码，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\nplayers. The simplest Delta-Sigm

https://www.eeworm.com/dl/fpga/doc/18209.html

下载: 51

查看: 1361

教程资料  实现一个用于CDMA2000系统的短帧交织器,计算比较了1216,1315,14*14三种交织形式的性能

实现一个用于CDMA2000系统的短帧交织器,计算比较了12*16,13*15,14*14三种交织形式的性能!

https://www.eeworm.com/dl/fpga/doc/18212.html

下载: 161

查看: 1088

教程资料  用FPGA实现大型设计时

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线 ...

https://www.eeworm.com/dl/fpga/doc/18249.html

下载: 32

查看: 1050

教程资料  基于FPGA的SD转换器的设计与实现

基于FPGA的SD转换器的设计与实现，已经在实际项目中测试过，完全OK！

https://www.eeworm.com/dl/fpga/doc/18266.html

下载: 133

查看: 1061

教程资料  基于VHDL语言智力抢答器的设计本人的课程设计

基于VHDL语言智力抢答器的设计本人的课程设计

https://www.eeworm.com/dl/fpga/doc/18394.html

下载: 70

查看: 1118

教程资料  基于cpld的hdb3编码器

基于cpld的hdb3编码器\r\n

https://www.eeworm.com/dl/Protel/doc/18440.html

下载: 93

查看: 1047

教程资料  介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器

介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器

https://www.eeworm.com/dl/fpga/doc/18472.html

下载: 54

查看: 1098

教程资料  用Verilog实现基于FPGA的通用分频器

用Verilog实现基于FPGA的通用分频器

https://www.eeworm.com/dl/fpga/doc/18476.html

下载: 65