搜索结果
找到约 10,706 项符合
硬件解码 的查询结果
按分类筛选
- 全部分类
- 学术论文 (99)
- VIP专区 (24)
- 技术资料 (17)
- 单片机开发 (12)
- 单片机编程 (10)
- DSP编程 (5)
- 嵌入式综合 (4)
- 其他 (4)
- VHDL/FPGA/Verilog (3)
- 微处理器开发 (3)
- 多媒体处理 (2)
- 教程资料 (2)
- 通信网络 (2)
- 串口编程 (2)
- 通讯/手机编程 (2)
- 系统设计方案 (2)
- Linux/Unix编程 (2)
- 通讯编程文档 (2)
- 技术书籍 (1)
- 教程资料 (1)
- ARM (1)
- 可编程逻辑 (1)
- 工控技术 (1)
- 接口技术 (1)
- 其他嵌入式/单片机内容 (1)
- 传真(Fax)编程 (1)
- 嵌入式Linux (1)
- 文件格式 (1)
- 嵌入式/单片机编程 (1)
- 汇编语言 (1)
- 压缩解压 (1)
- 手册 (1)
- 教程 (1)
- 源码 (1)
教程资料 这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）
这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。
教程资料 CPLD数字电路设计硬件描述语言一例
CPLD数字电路设计硬件描述语言一例+一本经典教材，入门专用
教程资料 这是一款USB接口ISP1582器件实现DMA传输的辅助电路的硬件设计源代码
这是一款USB接口ISP1582器件实现DMA传输的辅助电路的硬件设计源代码
教程资料 protel99se 嵌入式系统设计硬件设计工具
protel99se 嵌入式系统设计硬件设计工具
模拟电子 硬件设计中滤波电路与软件滤波算法
硬件设计
模拟电子 华为内部资料(硬件工程师)
华为硬件工程师培训资料，单片机，嵌入式。
模拟电子 〈硬件工程师手册〉（华为内参）73页%200.8M%20PDF版
硬件工程师手册
模拟电子 基于选择进位32位加法器的硬件电路实现
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时 ...