搜索结果
找到约 25,132 项符合
硬件解码器 的查询结果
按分类筛选
单片机开发 STA013mp3解码器的解码操作原代码
STA013mp3解码器的解码操作原代码，采用MEGA16L的MCU
多国语言处理 解码器是基于短语的统计机器翻译系统的核心模块
解码器是基于短语的统计机器翻译系统的核心模块，本解码器是“丝路”1.0 版（SilkRoad V1.0）中由哈尔滨工业大学开发的“绿洲Oasis”解码器。研究统计机器翻译的研究者必备。
多国语言处理 解码器是基于短语的统计机器翻译系统的核心模块
解码器是基于短语的统计机器翻译系统的核心模块，本解码器是“丝路”1.0 版（SilkRoad V1.0）中由中科院计算所开发的“骆驼CAMEL”解码器。研究统计机器翻译的研究者必备。
多国语言处理 解码器是基于短语的统计机器翻译系统的核心模块
解码器是基于短语的统计机器翻译系统的核心模块，本解码器MOSE由SMT权威开发的解码器。研究统计机器翻译的研究者必备。,
多国语言处理 解码器是基于短语的统计机器翻译系统的核心模块
解码器是基于短语的统计机器翻译系统的核心模块，本解码器是“丝路”1.0 版（SilkRoad V1.0）中由厦门大学开发的“商队Caravan”解码器。研究统计机器翻译的研究者必备。
VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器
一、题目：
设计一个密勒解码器电路
二、输入信号：
1． DIN：输入数据
2． CLK：频率为2MHz的方波，占空比为50％
3． RESET：复位信号，低有效
三、输入信号说明：
输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成；
A：前8个时钟保持“1”， ...
其他 6600播放MP3的官方MPA解码器,安装后6600能播放MP3
6600播放MP3的官方MPA解码器,安装后6600能播放MP3
系统设计方案 基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。
单片机开发 EMC单片机E8-ICE 135S硬件仿真器软件ELAN WICE
EMC单片机E8-ICE 135S硬件仿真器软件ELAN WICE
压缩解压 一个快速的H.264解码器
一个快速的H.264解码器，由x264优化得到。主要是对slices的处理进行了优化，内含详细的说明