搜索结果
找到约 3,966 项符合
相序判定 的查询结果
数据结构 建立并按前,中,后序方法遍历二叉树,本代码用的是非递归方法,递归方法的稍后给出
建立并按前,中,后序方法遍历二叉树,本代码用的是非递归方法,递归方法的稍后给出
Java书籍 thinking java 3 ch java编程思想第三版 shhgs译,11章外加序和前言
thinking java 3 ch java编程思想第三版 shhgs译,11章外加序和前言
数据结构 一元稀疏多项式计算器[加法和乘法] 问题描述： 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求： （1） 输入并建立多项式 （2） 输出多项式
一元稀疏多项式计算器[加法和乘法] 问题描述： 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求： （1） 输入并建立多项式 （2） 输出多项式，输出形式为整数序列：n，c1，e1，c2，e2……cn，en，其中n是多项式的项数，ci，ei分别为第i项的系数和指数。序列按指数降序排列。 （3） 多项式a和b相加，建立 ...
嵌入式/单片机编程 二相步进电机驱动芯片TA8435H及其应用
二相步进电机驱动芯片TA8435H及其应用
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...
VHDL/FPGA/Verilog 8位相 加乘法器
8位相 加乘法器，具有高速，占用资源较少的优点
通讯/手机编程 手机PDA程序设计入门-序与导读 书籍语言： 简体中文 书籍类型： 程序设计 授权方式： 免费软件 书籍大小： 135 KB 书籍等级： 整理
手机PDA程序设计入门-序与导读
书籍语言： 简体中文
书籍类型： 程序设计
授权方式： 免费软件
书籍大小： 135 KB
书籍等级：
整理时间： 2005-8-10 6:34:30
文件格式 五个c源代码 矩阵的运算方法 邻接矩阵求解最短路径 全屏幕模拟时钟 先序遍历非递归算法 字符串查找
五个c源代码
矩阵的运算方法
邻接矩阵求解最短路径
全屏幕模拟时钟
先序遍历非递归算法
字符串查找
VHDL/FPGA/Verilog 扫描信号从C3 ～C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为01
扫描信号从C3 ～C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的 ...