搜索结果
找到约 2,040 项符合
相位调整 的查询结果
按分类筛选
汇编语言 1、整个程序共三个文件（数据库、WEB页面、页面调用) 2、调用后显示：总IP量、今日访问量、今日IP量、昨日IP量、最高IP量、平均IP量、共统计天数 3、打开Counter.asp就可以任意调整显
1、整个程序共三个文件（数据库、WEB页面、页面调用) 2、调用后显示：总IP量、今日访问量、今日IP量、昨日IP量、最高IP量、平均IP量、共统计天数 3、打开Counter.asp就可以任意调整显示需要的数据 4、可以随意查询某天的访问量
其他 0.生成自定义的小字库： 0.使用PCTOLCD的各种调整功能调整出您需要的文字样式,如字体,字样(下划,倾斜
0.生成自定义的小字库：
0.使用PCTOLCD的各种调整功能调整出您需要的文字样式,如字体,字样(下划,倾斜，加
粗),大小(各种点阵大小的字体,可锁定点阵本身大小(如16*16),然后在这个固定的点阵大小
内调节文字的大小(例如在16*16的点阵中居中显示12*12大小的汉字)
1.将您需要的汉字和符号集中形成一个文本文件
2.使用“导入 ...
VHDL/FPGA/Verilog 1．6个数码管动态扫描显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹
1．6个数码管动态扫描显示驱动
2．按键模式选择(时\分\秒)与调整控制
3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模 ...
VHDL/FPGA/Verilog 1．6个数码管静态显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个
1．6个数码管静态显示驱动
2．按键模式选择(时\分\秒)与调整控制
3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按 ...
其他 用窗函数法设计FIR数字滤波器,线性相位FIR滤波器
用窗函数法设计FIR数字滤波器,线性相位FIR滤波器
单片机开发 HT45R38 电磁炉电流、电压检测及功率调整方法
HT45R38 电磁炉电流、电压检测及功率调整方法
matlab例程 相位编码脉冲压缩雷达的多普勒补偿算法(详细)
相位编码脉冲压缩雷达的多普勒补偿算法(详细)，matlab开发仿真
汇编语言 用C8051FXX系列单片机的内部硬PCA产生两路不同相位的PWM波
用C8051FXX系列单片机的内部硬PCA产生两路不同相位的PWM波，对电机控制很有用。
文章/文档 线性相位FIR滤波器（17阶）的VHDL语言设计 功能很强大
线性相位FIR滤波器（17阶）的VHDL语言设计
功能很强大，很好用
其他 直接数字频率合成器中相位累加杂散
直接数字频率合成器中相位累加杂散，幅度量化杂散及DAC非线性杂散的功率谱密度曲线频谱图