搜索结果
找到约 1,923 项符合
相位计 的查询结果
按分类筛选
VHDL/FPGA/Verilog 由单片机和CPLD共同构成7位数字频率计
由单片机和CPLD共同构成7位数字频率计
VHDL/FPGA/Verilog 十位累加器,EDA,FPGA,DDS信号发生器的相位累加器,可用.
十位累加器,EDA,FPGA,DDS信号发生器的相位累加器,可用.
VHDL/FPGA/Verilog 基于FPGA的自适应数字频率计
基于FPGA的自适应数字频率计，测量范围1Hz-99.9MHz
电子书籍 产生替代数据(Surrogate Data) 随机相位法 - SurrogateDataMain_SurrogateData.m
产生替代数据(Surrogate Data)
随机相位法 - \SurrogateData\Main_SurrogateData.m
单片机开发 想知道你每天生活中走路的步数到底有多少么？诺基亚计步器不仅可以统计你的步数
想知道你每天生活中走路的步数到底有多少么？诺基亚计步器不仅可以统计你的步数，还可以查看你的运动路程总和以及能量消耗你甚至可以通过翻看日记里面的记录，总结出一段时间锻炼水平。想知道它是如何工作的？你的每一步都会从 S60 手机的传感器捕获并且分析，所以你必须在运动中带着你的电话，比如放在你衣服的口袋中，或 ...
其他 应用MSP430制作的斜度计的标准程序,可以帮助MSP430初学者学习MSP430.
应用MSP430制作的斜度计的标准程序,可以帮助MSP430初学者学习MSP430.
VHDL/FPGA/Verilog 有ＰＦＧＡ实现相位的测量
有ＰＦＧＡ实现相位的测量，解决一些电路问题
嵌入式/单片机编程 设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪
设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪
VHDL/FPGA/Verilog 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了 ...
其他书籍 本书介绍目前最常见的并行程序—MPI并行程序的设计方法它适合高校三四年级本科 生非计算机专业研究生作为教材和教学自学参考书也适合于广大的并行计算高性能计 算用户作为自学参考书使用对于有FORTRA
本书介绍目前最常见的并行程序—MPI并行程序的设计方法它适合高校三四年级本科
生非计算机专业研究生作为教材和教学自学参考书也适合于广大的并行计算高性能计
算用户作为自学参考书使用对于有FORTRAN和C编程经验的人员都可以阅读并掌握
本书的内容 ...