搜索结果
找到约 1,923 项符合
相位计 的查询结果
按分类筛选
VHDL/FPGA/Verilog 课程设计-分频计 能够很好的实现分频功能
课程设计-分频计
能够很好的实现分频功能
串口编程 大字符显示器显示程序 接收计算计串口传过来的数据并显示
大字符显示器显示程序
接收计算计串口传过来的数据并显示
嵌入式/单片机编程 FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用
双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、
与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(rd_data)
为了实现正 ...
VHDL/FPGA/Verilog 频率计vhdl程序
频率计vhdl程序
VHDL/FPGA/Verilog 基于FLEX10K的频率计设计
基于FLEX10K的频率计设计,采用分层设计,顶层文件为GDF,其余为VHDL代码,有一定的参考价值。
系统设计方案 描述符号定时和载波相位估计突发调制的一种快同步器的实现
描述符号定时和载波相位估计突发调制的一种快同步器的实现,对同步感兴趣的朋友是不错的资料
matlab例程 提出了一种改进的积分梳状(CIC) 滤波器. 在改变传统积分梳状滤波器的延迟因子的 同时,将锐化(Sharpen) 技术和相位分解技术应用于此滤波器. 改进后的滤波器与传统滤波器 相比,减少了信号
提出了一种改进的积分梳状(CIC) 滤波器. 在改变传统积分梳状滤波器的延迟因子的
同时,将锐化(Sharpen) 技术和相位分解技术应用于此滤波器. 改进后的滤波器与传统滤波器
相比,减少了信号失真,降低了系统功率消耗. 仿真结果表明,改进后的滤波器在通带范围内的
波动很少,而且,具有较高的阻带衰减. ...
单片机开发 356b18加速度计的中文使用手册
356b18加速度计的中文使用手册,事我自己翻译的,要是有不足的地方希望大家见谅。对于安装和使用该传感器有一定的帮助。
其他 Labview编写的Agilent系列功率计(power meter)驱动.适用机型E4418/E4419.
Labview编写的Agilent系列功率计(power meter)驱动.适用机型E4418/E4419.