搜索结果
找到约 745 项符合
相位累加 的查询结果
汇编语言 设计一个程序完成求1-100的累加和
设计一个程序完成求1-100的累加和,结果送到SUM单元中
教育系统应用 课程设计-测频相位计 很好的,可以实现测频相位功能
课程设计-测频相位计
很好的,可以实现测频相位功能
嵌入式/单片机编程 FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用
双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、
与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(rd_data)
为了实现正 ...
单片机开发 FPGA分频 控制4个LED连续闪烁 形成累加的效果
FPGA分频 控制4个LED连续闪烁 形成累加的效果
系统设计方案 描述符号定时和载波相位估计突发调制的一种快同步器的实现
描述符号定时和载波相位估计突发调制的一种快同步器的实现,对同步感兴趣的朋友是不错的资料
matlab例程 提出了一种改进的积分梳状(CIC) 滤波器. 在改变传统积分梳状滤波器的延迟因子的 同时,将锐化(Sharpen) 技术和相位分解技术应用于此滤波器. 改进后的滤波器与传统滤波器 相比,减少了信号
提出了一种改进的积分梳状(CIC) 滤波器. 在改变传统积分梳状滤波器的延迟因子的
同时,将锐化(Sharpen) 技术和相位分解技术应用于此滤波器. 改进后的滤波器与传统滤波器
相比,减少了信号失真,降低了系统功率消耗. 仿真结果表明,改进后的滤波器在通带范围内的
波动很少,而且,具有较高的阻带衰减. ...
嵌入式/单片机编程 FPGA的Nios配合时如何计算SDRAM相位的文章
FPGA的Nios配合时如何计算SDRAM相位的文章
单片机开发 AVR EVB PWM正弦波产生程序频率和相位均可调的正弦波
AVR EVB PWM正弦波产生程序频率和相位均可调的正弦波
并行计算 自己用VHDL写的并行乘法累加和元算
自己用VHDL写的并行乘法累加和元算,很好用,我在开发中经常直接调用