搜索结果
找到约 1,373 项符合
相位差计 的查询结果
VHDL/FPGA/Verilog 开发系统上采用的时钟信号的频率是20MHz
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路 ...
Linux/Unix编程 如果整数A的全部因子(包括1
如果整数A的全部因子(包括1，不包括A本身)之和等于B；且整数B的全部因子(包括1，不包括B本身)之和等于A，则将整数A和B称为亲密数。求3000以内的全部亲密数。
*题目分析与算法设计
按照亲密数定义，要判断数a是否有亲密数，只要计算出a的全部因子的累加和为b，再计算b的全部因子的累加和为n，若n等于a则可判定a和b是亲密数 ...
VHDL/FPGA/Verilog VHDL使用例子
VHDL使用例子，包括走马灯，路灯，天线，电子表，数字频率计等
系统设计方案 可预置的8位计数器程序的主要部分分析 #include <AT89X51.H> //器件配置文件 #define uchar unsigned char //变量类型的宏定义
可预置的8位计数器程序的主要部分分析
#include <AT89X51.H> //器件配置文件
#define uchar unsigned char //变量类型的宏定义
#define uint unsigned int
uchar code SEG7[10]={0x03,0x9f,0x25,0x0d,0x99, //0~9的数码管段码
0x49,0x41,0x1f,0x01,0x09}
uchar data cnt[8] //在data区定义8位长度的数组，用来存 ...
SQL Server 随着计算机应用的普及
随着计算机应用的普及，推动企业计算机管理现代化的时机已经到来，采取信息化管理是企业在新经济时代的必然趋势，也是企业管理者的迫切需求。信息技术为企业的发展提供了机遇，也带来了挑战。如何改良公司的内部经营机制，公正、客观、全面、快捷地记录和评估有关员工的信息，实现以人为本的经营战略，提高人事管理工作的 ...
VHDL/FPGA/Verilog 使用vhdl语言写的fpga的应用程序
使用vhdl语言写的fpga的应用程序，使献策内容为等精度频率计
其他行业 《蓄热式陶瓷球燃烧器设计系统(版本:1.01aFinal)》为自由软件
《蓄热式陶瓷球燃烧器设计系统(版本:1.01aFinal)》为自由软件，
软件采用Visual C++ 6.0 编写，燃料燃烧计算部分编写了DLL文件，
主程序调用其库函数，完成燃料燃烧计算功能。
该软件能进行蓄热式陶瓷球燃烧器的燃料燃烧计算、蓄热室设计
以及蓄热室蓄热能力、阻力、功率、热平衡的校核计算,实现燃烧器设
计的全过程！
e ...
Java书籍 我在Java 1.0正式问世前就开始学习Java
我在Java 1.0正式问世前就开始学习Java，这么多年过去了，到现在我的Java学习历程还没有停过。我阅读原文书，研究原始码，撰写程序，自认为走得扎实，不奢望一步登天。像我这样老式的学习方式，显然和现在的快餐主义背道而驰。从许多读者的来信和学生的反应中，我发现大多数的人对于Java的学习历程都差不多是：因为公司需要 ...
VHDL/FPGA/Verilog 微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。 2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路：负责完成烹调过程中的时间递减计
微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。
2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。
3、 定时器电路：负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示，同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 ...
VHDL/FPGA/Verilog VGA计数
VGA计数，PSW2控制正逆计数，按下递减计数，弹起正向计数。利用VGA作为输出设备，显示计数值。