搜索结果

找到约 62,352 项符合 电子系统 的查询结果

按分类筛选

显示更多分类

技术书籍 CPLD/FPGA的开发与应用

·CPLD/FPGA是目前诮用最为广泛的两种可编程专用集成电路(ASIC),特别适合于产品的样品开发与小批量生产。 本书从现代电子系统设计的角度出发,以全球著名的可编程逻辑器件供应商Xilinx公司的产品为背景,系统全面地介绍该公司的CPLD/FPGA产品的结构原理、性能特点、设计方法以及相应的EDA工具软件,重点介绍CPLD/FP ...
https://www.eeworm.com/dl/537/14729.html
下载: 102
查看: 1063

模拟电子 ADI处理器实用丛书-高速设计技术

本书内容包括三大部分:第1 部分从运算放大器的基本概念和理论出发,重点介绍了运算放大器的原理与设计,以及在各种电子系统中的应用,包括视频应用、RF/IF 子系统(乘法器、调制器和混频器)等;第2 部分主要介绍了高速采样和高速ADC 及其应用、高速DAC 及其应用、以及DDS 系统与接收机子系统等;第3 部分介绍了有关高速硬件 ...
https://www.eeworm.com/dl/571/21005.html
下载: 56
查看: 1088

模拟电子 高速电路设计与实现

通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路。
https://www.eeworm.com/dl/571/21080.html
下载: 40
查看: 1023

模拟电子 高等模拟集成电路

近年来,随着集成电路工艺技术的进步,电子系统的构成发生了两个重要的变化: 一个是数字信号处理和数字电路成为系统的核心,一个是整个电子系统可以集成在一个芯片上(称为片上系统)。这些变化改变了模拟电路在电子系统中的作用,并且影响着模拟集成电路的发展。 数字电路不仅具有远远超过模拟电路的集成规模,而且具有可 ...
https://www.eeworm.com/dl/571/21118.html
下载: 82
查看: 1171

模拟电子 时钟分相技术应用

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高 ...
https://www.eeworm.com/dl/571/21436.html
下载: 29
查看: 1050

PCB相关 中兴通讯硬件巨作:信号完整性基础知识

中兴通讯硬件一部巨作-信号完整性 近年来,通讯技术、计算机技术的发展越来越快,高速数字电路在设计中的运用越来 越多,数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信 号完整性技术的需求越来越迫切。 在中、 大规模电子系统的设计中, 系统地综合运用信号完整性技术可以带来很多好处 ...
https://www.eeworm.com/dl/501/21731.html
下载: 137
查看: 1053

PCB相关 可编辑程逻辑及IC开发领域的EDA工具介绍

EDA (Electronic Design Automation)即“电子设计自动化”,是指以计算机为工作平台,以EDA软件为开发环境,以硬件描述语言为设计语言,以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等),以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事,必先利其器”,因此,EDA工具在电子系统设计中所占的份量越 ...
https://www.eeworm.com/dl/501/22078.html
下载: 107
查看: 1078

PCB相关 高速PCB设计误区与对策

理论研究和实践都表明,对高速电子系统而言,成功的PCB设计是解决系统EMC问题的重要措施之一.为了满足EMC标准的要求,高速PCB设计正面临新的挑战,在高速PCB设计中,设计者需要纠正或放弃一些传统PCB设计思想与做法,从应用的角度出发,结合近年来高速PCB设计技术的一些研究成果,探讨了目前高速PCB设计中的若干误区与对策. ...
https://www.eeworm.com/dl/501/22230.html
下载: 71
查看: 1048

PCB相关 高速电路传输线效应分析与处理

随着系统设计复杂性和集成度的大规模提高,电子系统设计师们正在从事100MHZ以上的电路设计,总线的工作频率也已经达到或者超过50MHZ,有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz,将近50% 以上的设计主频超过120MHz,有20%甚至超过500M。当系统工作在50MHz时,将产生传输线效应和信号的完整性问题;而 ...
https://www.eeworm.com/dl/501/22268.html
下载: 97
查看: 1024

PCB相关 PCB布线原则

PCB 布线原则连线精简原则连线要精简,尽可能短,尽量少拐弯,力求线条简单明了,特别是在高频回路中,当然为了达到阻抗匹配而需要进行特殊延长的线就例外了,例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计,铜线的载流能力取决于以下因素:线宽、线厚(铜铂厚度)、允许温升等,下表给出了 ...
https://www.eeworm.com/dl/501/22299.html
下载: 50
查看: 1044