搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
Java编程 用JAVA实现的简单计算器
用JAVA实现的简单计算器，能基本操作数字，特点是源代码超少！
VHDL/FPGA/Verilog 用FPGA实现的ADC采样器
用FPGA实现的ADC采样器，用VHDL编写，8个模拟信号通道地址,8位数据输出
VHDL/FPGA/Verilog 用VHDL描述一个让6个数码管同时显示的控制器
用VHDL描述一个让6个数码管同时显示的控制器，同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上，输入时钟调节频率，使得能够观察到稳定显示的6个数字。可异步复位
VHDL/FPGA/Verilog 有关SPI的vhdl实现。包括SPI官方协议
有关SPI的vhdl实现。包括SPI官方协议，几篇开发时用到的论文，附加了中文注释的SPI IPcore，还有一个经过简化的master mode的SPI实现的vhdl代码
VHDL/FPGA/Verilog 接收解码用VHDL语言编写程序
接收解码用VHDL语言编写程序，在EDA实验板上实现解码，要求具有以下功能：
（a）将一体化红外接收解调器的输出信号解码（12个单击键、6个连续键，单击键编号为7－18，连续键编码为1－6），在EDA实验板上用七段数码管显示出来；
（b）当按下遥控器1—6号连续键时，在EDA实验板上用发光二极管点亮作为连续键按下的指示，要求 ...
VHDL/FPGA/Verilog 用FPGA实现了RS232异步串行通信
用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。 ...
汇编语言 用CD4060与单片机的定时器中断
用CD4060与单片机的定时器中断，实现数字钟的程序。非常实用。
VHDL/FPGA/Verilog 用VHDL语言编写的弹球游戏
用VHDL语言编写的弹球游戏，控制挡板接住在屏幕上反弹的小球。
显示输出为标准VGA信号，可直接连接VGA显示器。
可用QuartusII软件下载到FPGA中进行实现。
单片机开发 用8255实现一个5层模拟电梯
用8255实现一个5层模拟电梯，通过按键盘，led数码管上相应有数字显示，并能显示相应的上下楼状况
数学计算 本程序用来实现具体的fft运算
本程序用来实现具体的fft运算，程序参考数字信号处理c语言描述这本书
这个程序利用旋转因子可以先算下来的特征，可以在大量数据处理时节省时间