搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
matlab例程 用MATLAB实现双线性变换法设计IIR数字滤波器
用MATLAB实现双线性变换法设计IIR数字滤波器
VHDL/FPGA/Verilog 用VHDL硬件语言实现的iic顶层控制程序
用VHDL硬件语言实现的iic顶层控制程序
VHDL/FPGA/Verilog 用VHDL语言编写的实现FIFO的设计
用VHDL语言编写的实现FIFO的设计,经编译下载成功
VHDL/FPGA/Verilog 用VHDL语言实现8-3线编码器
用VHDL语言实现8-3线编码器,16-4线编码器
VHDL/FPGA/Verilog 用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容
用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容
VHDL/FPGA/Verilog 介绍了用vhdl描述的各种硬件电路的实现
介绍了用vhdl描述的各种硬件电路的实现,基本包括各种常用的电路。
VHDL/FPGA/Verilog xilinx公司的FPGA实现数字视频信号处理器。语言是VHDL。
xilinx公司的FPGA实现数字视频信号处理器。语言是VHDL。
VHDL/FPGA/Verilog 用VHDL语言编写的LDPC码硬件实现语言
用VHDL语言编写的LDPC码硬件实现语言,相对于verilog的,比较简单
VHDL/FPGA/Verilog 这是一个用VHDL语言实现的非常实用的表决器
这是一个用VHDL语言实现的非常实用的表决器
VHDL/FPGA/Verilog 可预置数字钟
可预置数字钟,用VHDL语言编写,LED显示,普通数字钟表。