搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用VHDL硬件描述语言实现的良好运行的三分频电路
用VHDL硬件描述语言实现的良好运行的三分频电路
数学计算 是用c++实现的几个数字信号处理中的典型算法
是用c++实现的几个数字信号处理中的典型算法，像fft，自适应滤波等
VHDL/FPGA/Verilog 一个用vhdl语言（硬件描述语言）编写的fft实现程序。fft用途很广
一个用vhdl语言（硬件描述语言）编写的fft实现程序。fft用途很广，该程序可以在cpld或fpga等硬件上实现，软件坏境为maxplus10.0及以上或quartus2。
Linux/Unix编程 用vc++实现的手写数字识别算法
用vc++实现的手写数字识别算法，给做图像处理的朋友一个参考。该程序能识别0~9的10个数字。
单片机开发 使用KEIL PROTEUS 等软件,用MAX7221实现动态显示数字
使用KEIL PROTEUS 等软件,用MAX7221实现动态显示数字
VHDL/FPGA/Verilog 用VHDL语言实现的高速数据采集中
用VHDL语言实现的高速数据采集中，计算数据采集速度的程序
VHDL/FPGA/Verilog 是EDA设计的数字钟的VHDL语言程序
是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。
VHDL/FPGA/Verilog 用veriolg写的数字钟实验
用veriolg写的数字钟实验，具有定点报时，闰年判断，年月日显示，下载平台为spantan3s400。有详细注解。适合verilog学习
其他行业 用VC实现PC并行端口数字信息的输入/输出 目前
用VC实现PC并行端口数字信息的输入/输出 目前，在实验室和工业应用的各种控制系统中，串口是常用的计算机与外部控制系统之间的数据传输通道。由于串行通信方便易行，所以应用广泛。但是使用串行通信，在实时性、速度、数据量等方面受到限制。而计算机的并行端口传输数据时是一次性传送8个位（一个字节）或更多，由于传输量 ...
书籍源码 数字钟 实现时、分、秒的显示和定时闹铃、整点报时等功能。
数字钟 实现时、分、秒的显示和定时闹铃、整点报时等功能。