搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
单片机开发 用8031单片机控制的数字钟,WORD文档形式的.
用8031单片机控制的数字钟,WORD文档形式的.
其他书籍 用vhdl编写的基于fpga的数字频率计程序算法
用vhdl编写的基于fpga的数字频率计程序算法
人工智能/神经网络 这是一个用matlab实现的RBF神经网络手写数字识别算法.此算法加入相应的手写数字图后可以运行.
这是一个用matlab实现的RBF神经网络手写数字识别算法.此算法加入相应的手写数字图后可以运行.
VHDL/FPGA/Verilog 在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序
在公司做的一个用FPGA实现的数字电视系统中
ASI转TS流的程序
VHDL/FPGA/Verilog 本程序是用VHDL语言实现异步通信控制器
本程序是用VHDL语言实现异步通信控制器，
hao1.vhd为主程序，hao1.scf为仿真波形
Java编程 openmap java写的开源数字地图程序. 用applet实现,可以像google map 那样放大缩小地图.
openmap
java写的开源数字地图程序.
用applet实现,可以像google map 那样放大缩小地图.
VHDL/FPGA/Verilog 用VHDL编写的8位全加器,数字分频器等程序
用VHDL编写的8位全加器,数字分频器等程序
VHDL/FPGA/Verilog 数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
VHDL/FPGA/Verilog 一个用VHDL编写的在CPLD上实现模拟交通灯的程序源代码
一个用VHDL编写的在CPLD上实现模拟交通灯的程序源代码
VHDL/FPGA/Verilog 用vhdl编写的时钟 主要实现了时钟功能时间调教功能有待实现
用vhdl编写的时钟
主要实现了时钟功能时间调教功能有待实现