搜索结果
找到约 3,602 项符合
状态监测 的查询结果
按分类筛选
matlab例程 matlab的元胞自动机程序的源代码,胞自动机程序状态演化规则 ①如果一个元胞的状态是0,则当它有状态为1的邻元时,该元胞的状态以概率a×b变为1,并且当它的临域中状态为1的邻元越多,其状态转变为1的
matlab的元胞自动机程序的源代码,胞自动机程序状态演化规则 ①如果一个元胞的状态是0,则当它有状态为1的邻元时,该元胞的状态以概率a×b变为1,并且当它的临域中状态为1的邻元越多,其状态转变为1的概率越大 ②如果一个元胞的状态是1,则该元胞的状态保持不变。初始传播者位于中心单元格25×25处
取50×50的网格，临域为Moore ...
VHDL/FPGA/Verilog 汽车行驶状态记录仪,使用单片机和CPLD开发
汽车行驶状态记录仪,使用单片机和CPLD开发，稍加修改即可用于实践，具有很高的工程指导价值和现实推广前景
其他 本例是在MATLAB环境下搭建的异步电机运行在发电状态的仿真模型。
本例是在MATLAB环境下搭建的异步电机运行在发电状态的仿真模型。
汇编语言 抢答器设计 1、如果想调节抢答时间或答题时间,按"抢答时间调节"键或"答题时间调节"键进入调节状态,此时会显示现在设定的抢答时间或回答时间值
抢答器设计
1、如果想调节抢答时间或答题时间,按"抢答时间调节"键或"答题时间调节"键进入调节状态,此时会显示现在设定的抢答时间或回答时间值
串口编程 本程序主要是检测串口的基本状态
本程序主要是检测串口的基本状态，查看状态是否完好。初学者适用。
VHDL/FPGA/Verilog 空调系统有限状态自动机7空调系统有限状态自动机7
空调系统有限状态自动机7空调系统有限状态自动机7
单片机开发 [AVR源代码]4X4键盘定时扫描[状态机方法]
[AVR源代码]4X4键盘定时扫描[状态机方法]
VHDL/FPGA/Verilog 键扫描 处理程序 verilog 使用时钟为50Hz // 低电平为按下,高电平为断开 // 输出状态,1为键入,0为无键
键扫描 处理程序 verilog
使用时钟为50Hz
// 低电平为按下,高电平为断开
// 输出状态,1为键入,0为无键
其他 形式语言中的有穷状态自动机（DFA）的实现
形式语言中的有穷状态自动机（DFA）的实现，用c#作为开发工具