搜索结果

找到约 52,236 项符合 状态机设计 的查询结果

VHDL/FPGA/Verilog 台湾人梁奕智写的VHDL编程学习的PPT讲义

台湾人梁奕智写的VHDL编程学习的PPT讲义,里面包括内容有D触发器、寄存器、累加器、计数器、有限状态机等非常有用的内容。
https://www.eeworm.com/dl/663/291912.html
下载: 47
查看: 1024

VHDL/FPGA/Verilog VHDL源代码

VHDL源代码,莫尔型状态机,使用VHDL语言编写
https://www.eeworm.com/dl/663/300414.html
下载: 129
查看: 1025

VHDL/FPGA/Verilog VHDL源代码

VHDL源代码,使用VHDL语言编写,莫尔型状态机
https://www.eeworm.com/dl/663/300418.html
下载: 147
查看: 1025

VHDL/FPGA/Verilog VHDL源代码

VHDL源代码,使用VHDL语言编写,异步复位状态机
https://www.eeworm.com/dl/663/300419.html
下载: 36
查看: 1010

VHDL/FPGA/Verilog VHDL源代码

VHDL源代码,使用VHDL语言编写,米勒型状态机
https://www.eeworm.com/dl/663/300421.html
下载: 199
查看: 1008

VHDL/FPGA/Verilog VHDL源代码程序

VHDL源代码程序,使用VHDL语言编写,米勒,莫尔型状态机
https://www.eeworm.com/dl/663/300423.html
下载: 62
查看: 1029

并行计算 i80时序说明

i80时序说明,在TFT驱动ic使用广泛!愿与大家分享!简单的状态机例子
https://www.eeworm.com/dl/694/309880.html
下载: 29
查看: 1019

其他 功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能

功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能,有限状态机共提供8个状态(包括初始状态IDLE)。
https://www.eeworm.com/dl/534/316163.html
下载: 187
查看: 1675

VHDL/FPGA/Verilog 16位A/D转换程序

16位A/D转换程序,使用MAX+PLUS2做的,用状态机做的,但不够完善,望大家见谅
https://www.eeworm.com/dl/663/323751.html
下载: 130
查看: 1032

其他书籍 动态随即存储器的时序和工作原理

动态随即存储器的时序和工作原理,剖析了其运行的状态机,对底层程序开发有帮助(例子是关于HY57V641620)
https://www.eeworm.com/dl/542/326272.html
下载: 102
查看: 1038