搜索结果
找到约 15,003 项符合
混频电路 的查询结果
按分类筛选
VHDL/FPGA/Verilog 在数字电路中
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。
其他 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...
VHDL/FPGA/Verilog 一个在spantan3上实现的24路分频VHDL程序
一个在spantan3上实现的24路分频VHDL程序，实现方法简单，并且在硬件电路上跑过，可以直接使用。可以进一步修改成PWM程序。
系统设计方案 基于ARM核的GPS接收机的设计 介绍了GPS 接收机的原理以及一款GPS 接收机的实际设计。该GPS 接收机采用Zarlink 公司生产的GP2015 芯片作为 接收机的射频前端, 内嵌ARM7
基于ARM核的GPS接收机的设计
介绍了GPS 接收机的原理以及一款GPS 接收机的实际设计。该GPS 接收机采用Zarlink 公司生产的GP2015 芯片作为
接收机的射频前端, 内嵌ARM7 核的GP4020 芯片作为接收机的数字基带处理器, 并阐述了外围扩展电路及软件设计。该GPS 接收
机消除了以往处理器数据处理的瓶颈效应, 体积小, 功耗低 ...
matlab例程 DFT进行频谱分析时的三种现象 1、混叠：对连续信号采样
DFT进行频谱分析时的三种现象
1、混叠：对连续信号采样，要求连续信号是带限的，采样频率要足够高。Fs应满足Nyquist采样定理才不产生混叠。
采样前加低通滤波器防混叠
2、频谱泄漏：DFT对时域信号进行了截断（相当于采样信号乘了一个窗函数），时域的乘积相当于频域卷积，改变了原信号频谱。
改用其他窗函数（非矩形）改 ...
文章/文档 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...
其他 用CD4013双D触发器做的脉冲4分频器
用CD4013双D触发器做的脉冲4分频器，以及单键触模式灯开关介绍，只用一个触摸电极片，就能完成开灯和关灯，以及多个触摸式开关电路举例
邮电通讯系统 直接扩频接收机设计的Quartus源代码
直接扩频接收机设计的Quartus源代码，非常有价值的硬件实现电路。
系统设计方案 微波通信机设计与卫星高频接收前端电路分析
微波通信机设计与卫星高频接收前端电路分析，隶属于射频技术应用。
通讯/手机编程 2MHz的数据时钟恢复电路
2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器