搜索结果

找到约 8,964 项符合 液晶时钟 的查询结果

单片机编程 单片机应用技术选编10

单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗嵌入式系统的设计(28)1.7 嵌入式应用中的零功耗系统设计(31)1.8 数 ...
https://www.eeworm.com/dl/502/31569.html
下载: 170
查看: 1223

单片机编程 单片机应用技术选编1

单片机应用技术选编(1) 第一章 单片机系统综合应用技术 11.1 且使用 8098单片机的几点体会 2 1.2 单片机的冷启动与热启动 31.3 大容量动态存储器在单片机系统中的应用111.4 MCS-51单片机系统中动态 RAM的刷新技巧141.5 MCS-51单片机系统中外RAM空间超64KB的扩展方法161.6 8031单片机P0口和P2口的应用开发 181.7 74LS164 ...
https://www.eeworm.com/dl/502/31572.html
下载: 137
查看: 1115

单片机编程 单片机应用技术选编11

单片机应用技术选编(11) 目录   第一章 专题论述 1.1 3种嵌入式操作系统的分析与比较(2) 1.2 KEIL RTX51 TINY内核的分析与应用(8) 1.3 中间件技术及其发展展望(13) 1.4 嵌入式实时操作系统μC/OSⅡ的移植探讨(19) 1.5 μC/OSⅡ的移植及其应用系统开发(23) 1.6 片上系统的总线结构发展现状及前景(27) 1.7 SoC&mdas ...
https://www.eeworm.com/dl/502/31586.html
下载: 40
查看: 1245

单片机编程 单片机应用技术选编9

单片机应用技术选编(9) 目录 第一章 专题论述1.1 集成电路进入片上系统时代(2)1.2 系统集成芯片综述(10)1.3 Java嵌入技术综述(18)1.4 Java的线程机制(23)1.5 嵌入式系统中的JTAG接口编程技术(29)1.6 EPAC器件技术概述及应用(37)1.7 VHDL设计中电路简化问题的探讨(42)1.8 8031芯片主要模块的VHDL描述与仿真(48)1.9 ISP技术在 ...
https://www.eeworm.com/dl/502/31589.html
下载: 185
查看: 1174

单片机编程 EDNCHINA-51配套详细安装下载教程

本实验板采用仿真芯片STC89C51RD或52作为核心部件。最有特色的就是可以在线下载程序。而且单片机内部也有存贮器…修改程序再也不需要拿去编程器烧好程序再插到实验板上,只需从串口下载,方便快捷。实验板直接从电脑的USB口取电,免除由整流器取电的麻烦,真正做到一台电脑,一块板就能玩转51。另外板子面积也比较小…约为1 ...
https://www.eeworm.com/dl/502/31657.html
下载: 55
查看: 1027

DSP编程 基于Blackfin DSP的液晶接口设计

在应用中显示输出是必要的,文中根据Blackfin DSP处理器的特点介绍了一种简单实用的液晶接口设计方法。
https://www.eeworm.com/dl/516/31984.html
下载: 183
查看: 1085

DSP编程 基于DSP和CPLD的液晶模块的设计

本文介绍了一种基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模块的设计与实 现方法。将CPLD作为DSP与液晶模块之间连接的桥梁,解决了快速处理器DSP与慢速外设液晶模块的匹配问题,给出了硬件接口电路以及相关的程序设计,并在实际应用系统中成功运行。 ...
https://www.eeworm.com/dl/516/32029.html
下载: 153
查看: 1062

教程资料 FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟!
https://www.eeworm.com/dl/fpga/doc/32111.html
下载: 60
查看: 1035

教程资料 FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)
https://www.eeworm.com/dl/fpga/doc/32355.html
下载: 193
查看: 1252

教程资料 WP370 -采用智能时钟门控技术降低动态开关功耗

    赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计,既无需在设计流程中添加更多新的工具或步骤,又不会改变现有逻辑或时钟,从而避免设计修改。此外,在大多数情况下 ...
https://www.eeworm.com/dl/fpga/doc/32629.html
下载: 86
查看: 1058