搜索结果
找到约 8,964 项符合
液晶时钟 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (102)
- VIP专区 (87)
- 技术资料 (54)
- 单片机编程 (36)
- 嵌入式/单片机编程 (13)
- 其他 (12)
- 学术论文 (10)
- VHDL/FPGA/Verilog (7)
- 汇编语言 (3)
- 其他嵌入式/单片机内容 (3)
- 微处理器开发 (3)
- 技术教程 (2)
- DSP编程 (2)
- 系统设计方案 (2)
- 源码 (2)
- 手册 (2)
- 经验 (2)
- 单片机相关 (1)
- 开发板开源 (1)
- 设计相关 (1)
- C/C++语言编程 (1)
- 教程资料 (1)
- 嵌入式综合 (1)
- 开发工具 (1)
- 接口技术 (1)
- 仿真技术 (1)
- 驱动编程 (1)
- 其他 (1)
- 中间件编程 (1)
- 家庭/个人应用 (1)
- DSP工具/软件 (1)
- 应用设计 (1)
- 软件 (1)
- 电路图 (1)
模拟电子 多时钟域的异步信号的参考解决
多时钟域的异步信号的参考解决
模拟电子 基于MPC92433的高频时钟电路的设计
提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433，基于FPGA的控制，实现4对LVDS信号输出。系统经过测试，输出时钟信号频率达到1 GHz，可以广泛应用到各种数字电路设计中。
模拟电子 时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
...
模拟电子 时钟抖动时域分析(下)
时钟抖动时域分析(下):
模拟电子 使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...
模拟电子 时钟分相技术应用
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。
关键词: 时钟分相技术; 应用
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的
性能。尤其现代电子系统对性能的越来越高 ...
PCB相关 240*128液晶的驱动电路（PCB）
240*128液晶的驱动电路，外设ds1302+ds18b20
电源技术 液晶显示器高压逆变电路故障检修
液晶显示器高压逆变电路故障检修
电源技术 数控液晶显示可调电源
数控液晶显示0至25v的可调电源