搜索结果
找到约 24,003 项符合
液位变送器 的查询结果
单片机开发 cpld语言编制的16位ad转换器ads850的驱动
cpld语言编制的16位ad转换器ads850的驱动
单片机开发 选择RAO做为模拟输入通道; 连续转换4次再求平均值做为转换结果 最后结构只取低8位 结果送数码管的低3位显示 硬件要求:拨码开关S14第2位置ON
选择RAO做为模拟输入通道;
连续转换4次再求平均值做为转换结果
最后结构只取低8位
结果送数码管的低3位显示
硬件要求:拨码开关S14第2位置ON,第1位置OFF
拨码开关S6全部置ON,S5第4-6位置ON,第1-3位置OFF
为不影响结果,其他拨码开关置OFF。 ...
汇编语言 用1位半减器构成一位全减器
用1位半减器构成一位全减器,之后再构成8位全减器。有三个组件:h_suber,一位半减器,f_suber,一位全减器,f_suber8,8位全减器。
单片机开发 8通道24位AD转换器ADS1218操作函数
8通道24位AD转换器ADS1218操作函数,包含寄存器设置和flash操作。
文章/文档 基于USB接口的24位数据采集器设计与实践
基于USB接口的24位数据采集器设计与实践,很不错的一篇文章
汇编语言 这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我
汇编语言 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述
最高优先级编码器 8位相等比较器
三人表决器(三种不同的描述方式) 加法器描述
VHDL/FPGA/Verilog 4位数据比较器 通过VHDL语言设计出4位数据比较器
4位数据比较器
通过VHDL语言设计出4位数据比较器,了解EDA对数字电路设计的效率和可靠性有极大地提高