搜索结果
找到约 1,336 项符合
水力除灰 的查询结果
系统设计方案 256级灰度扫描实现方式
256级灰度扫描实现方式，非常具有参考意义的，按照这个理解了就什么都知道了
其他嵌入式/单片机内容 44b0控制16级灰度lcd的显示程序,有完整的启动代码
44b0控制16级灰度lcd的显示程序,有完整的启动代码
Linux/Unix编程 可模拟实现Linux用户级线程库的静态调用,规避了多线程库的竞态条件和复杂的同步问题.除源代码外还有详细的设计说明文档.
可模拟实现Linux用户级线程库的静态调用,规避了多线程库的竞态条件和复杂的同步问题.除源代码外还有详细的设计说明文档.
单片机开发 256级灰度LED点阵屏显示原理及基于FPGA的电路设计
256级灰度LED点阵屏显示原理及基于FPGA的电路设计
uCOS hfrk44b0_uCGUI,可以跑在hfrk44b0开发板上,支持4级以及16级灰度,已经测试通过,直接下载到开发板上就能用.
hfrk44b0_uCGUI,可以跑在hfrk44b0开发板上,支持4级以及16级灰度,已经测试通过,直接下载到开发板上就能用.
压缩解压 用小波变换对图象（256×256 灰度）做处理。
用小波变换对图象（256×256 灰度）做处理。
VHDL/FPGA/Verilog 十六位的除法器
十六位的除法器，采用verilog hdl
Applet Java实现图像的可以实现JPEG图像的线性灰度变换。
Java实现图像的可以实现JPEG图像的线性灰度变换。
VHDL/FPGA/Verilog 介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
VHDL/FPGA/Verilog 移位快速除法器
移位快速除法器，通过一次移4位试商实现快速除法功能，较普通减除法器有及其巨大的效率提升