搜索结果
找到约 605 项符合
毛刺抑制 的查询结果
模拟电子 高共模抑制比仪用放大电路方案
本文针对传统仪用放大电路的特点，介绍了一种高共模抑制比仪用放大电路，引入共模负反馈，大大提高了通用仪表放大器的共模抑制能力。
PCB相关 抑制△I噪声的PCB设计方法
抑制△I 噪声一般需要从多方面着手, 但通过PCB 设计抑制△I 噪声是有效的措施之一。如何通过PCB 设计抑制△I 噪声是一个亟待深入研究的问题。在对△I 噪声的产生、特点、主要危害等研究的基础上, 讨论了辐射干扰机理, 重点结合PCB 和EMC 研究的新进展, 研究了抑制△I 噪声的PCB 设计方法。对通过PCB 设计抑制△I 噪声的研 ...
PCB相关 共模干扰差模干扰及其抑制技术分析
共模干扰和差模干扰是电子、
电气产品上重要的干扰之一，它们
可以对周围产品的稳定性产生严重
的影响。在对某些电子、电气产品
进行电磁兼容性设计和测试的过程
中，由于对各种电磁干扰采取的抑
制措施不当而造成产品在进行电磁
兼容检测时部分测试项目超标或通
不过EMC 测试，从而造成了大量人
力、财力的浪费 ...
电源技术 一种抑制电源分配网络并联谐振的方法
提出一种增加去耦支路损耗抑制电源分配网络PDN中并联谐振的方法。该方法通过在去耦支路引入一个串联电阻，使PDN的损耗增加，从而抑制PDN并联谐振。给出了理论模型，借助Hyperlynx PI仿真软件在DM642板卡上进行仿真实验。结果表明，在去耦支路引入一个0.45 Ω电阻，可将PDN并联谐振处的品质因数Q从282抑制到13。同时， ...
电源技术 全桥变换器中磁通不平衡的抑制_高春轩
全桥变换器中磁通不平衡的抑制。
电源技术 一种高电源抑制比的CMOS带隙基准电压源设计
介绍一种基于CSMC0.5 μm工艺的低温漂高电源抑制比带隙基准电路。本文在原有Banba带隙基准电路的基础上，通过采用共源共栅电流镜结构和引入负反馈环路的方法，大大提高了整体电路的电源抑制比。 Spectre仿真分析结果表明：在-40~100 ℃的温度范围内，输出电压摆动仅为1.7 mV，在低频时达到100 dB以上的电源抑制比（PSRR） ...
电源技术 高电源抑制比带隙基准电路设计
介绍一种高电源抑制比带隙基准电路的设计与验证
电源技术 ESD静电抑制器资料
ESD静电抑制资料。