搜索结果
找到约 212 项符合
比特 的查询结果
按分类筛选
- 全部分类
- 通讯/手机编程 (31)
- matlab例程 (29)
- 学术论文 (28)
- 其他 (12)
- VHDL/FPGA/Verilog (12)
- 加密解密 (8)
- 无线通信 (6)
- 技术资料 (6)
- 压缩解压 (5)
- 可编程逻辑 (4)
- 通信网络 (3)
- 嵌入式综合 (3)
- 数据结构 (3)
- 邮电通讯系统 (3)
- 系统设计方案 (3)
- 单片机开发 (3)
- DSP编程 (3)
- 语音压缩 (3)
- 技术书籍 (2)
- PCB相关 (2)
- 单片机编程 (2)
- 教程资料 (2)
- 数学计算 (2)
- 其他书籍 (2)
- 文章/文档 (2)
- 技术管理 (2)
- 书籍源码 (2)
- 论文 (2)
- VIP专区 (2)
- 模拟电子 (1)
- 接口技术 (1)
- 存储器技术 (1)
- Linux/Unix编程 (1)
- 中间件编程 (1)
- uCOS (1)
- 串口编程 (1)
- GPS编程 (1)
- 嵌入式Linux (1)
- Java书籍 (1)
- 其他嵌入式/单片机内容 (1)
- 传真(Fax)编程 (1)
- VC书籍 (1)
- 电子书籍 (1)
- 并行计算 (1)
- 嵌入式/单片机编程 (1)
- USB编程 (1)
- 3G开发 (1)
- 汇编语言 (1)
- 驱动编程 (1)
- VHDL/Verilog/EDA源码 (1)
- 经验 (1)
- 电路图 (1)
- 软件 (1)
- 书籍 (1)
系统设计方案 给出了一种适用于PHS基带系统中的高性能成形滤波器,对比两种实现方法在基带芯片中 的性能,利用最少的非零比特位来表示符号数的编码技术即符号数(Canonic Sign Digit, CSD) 。
给出了一种适用于PHS基带系统中的高性能成形滤波器,对比两种实现方法在基带芯片中
的性能,利用最少的非零比特位来表示符号数的编码技术即符号数(Canonic Sign Digit, CSD) 。
VHDL/FPGA/Verilog 该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
系统设计方案 AWGN信道下Turbo码误比特率模型 在实验基础上
AWGN信道下Turbo码误比特率模型
在实验基础上,通过曲线拟合等数学工具,得到加性高斯白噪声信道条件下,信道编码采用turbo码,通信系统端到端的误比特率经验模型。
技术管理 gb14731-同步数字体系的比特率.rar
gb14731-同步数字体系的比特率.rar
技术管理 GB 7611-2001-I-数字网系列比特率电接口特性.rar
GB 7611-2001-I-数字网系列比特率电接口特性.rar
VHDL/FPGA/Verilog vhdl语言编写的实现uart协议的程序,用于rs232电气接口程序开发.支持比特率从2400-115200.
vhdl语言编写的实现uart协议的程序,用于rs232电气接口程序开发.支持比特率从2400-115200.
压缩解压 VC源码.用于大数检测素性,可用至2048比特的大数
VC源码.用于大数检测素性,可用至2048比特的大数
matlab例程 对多径信道的仿真 输入码元,是一行矩阵,可以是实数也可以是复数 %fs是输入码元的比特率 %fd是多普勒频移 %n_delay是多径信道的径数 %t_delay是多径信道各径的时延时间 %
对多径信道的仿真
输入码元,是一行矩阵,可以是实数也可以是复数
%fs是输入码元的比特率
%fd是多普勒频移
%n_delay是多径信道的径数
%t_delay是多径信道各径的时延时间
%p_delay是多径信道各径的功率db值
加密解密 本算法的输入时最大长度小于2128比特的消息串
本算法的输入时最大长度小于2128比特的消息串,输出是512比特的消息摘要,输入消息以1024比特的分组为单位进行处理。真实地模拟了SHA512散列函数发生器
matlab例程 实现MIMO-OFDM功率、信道、比特等资源自适应分配的注水算法。
实现MIMO-OFDM功率、信道、比特等资源自适应分配的注水算法。