搜索结果
找到约 2,266 项符合
死锁恢复 的查询结果
系统设计方案 FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
其他嵌入式/单片机内容 这是锁相环芯片MC145170程序
这是锁相环芯片MC145170程序，单片机是用at89s52的
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
Java编程 用java写的一个文件切割（恢复）程序
用java写的一个文件切割（恢复）程序，支持分割到软盘，但速度较慢，windows环境.目前只能将文件全切割到一个目录中。
其他书籍 《一类改进的混沌迭代加密算法> 指出了最近提出的一类混沌迭代分组密码算法的缺陷,通过选择明文攻击可以恢复出置换后的明文. 算法中 二进制序列的产生只依赖于密钥,而与明文无关,从而使算法
《一类改进的混沌迭代加密算法>
指出了最近提出的一类混沌迭代分组密码算法的缺陷,通过选择明文攻击可以恢复出置换后的明文. 算法中
二进制序列的产生只依赖于密钥,而与明文无关,从而使算法容易造成信息泄露并遭受攻击. 基于此,给出了一种
可以抵御选择明文攻击的安全性更高的算法.
关键词: 混沌, 混沌密码, 攻击, 安全 ...
VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以
8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设
计数字逻辑电路的过程和方法。并设计了密码锁
Linux/Unix编程 Linux下网页监控与恢复系统的设计与实现强烈推荐
Linux下网页监控与恢复系统的设计与实现强烈推荐，花钱下载的我
磁盘编程 unformat格式化后的数据恢复
unformat格式化后的数据恢复，支持超过200G的大硬盘进行格式化后的数据恢复。
Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
系统设计方案 在总结前人提出的一些锁相环仿真模型的基础上
在总结前人提出的一些锁相环仿真模型的基础上，用Matlab语言构建了一种新的适用于全数字仿真模型。