搜索结果
找到约 2,266 项符合
死锁恢复 的查询结果
技术教程 锁相环PLL原理与应用.rar
锁相环PLL原理与应用教程，讲的通俗易懂
学术论文 高频感应加热电源锁相控制技术的研究.rar
本文研究了高频感应加热电源的锁相控制技术。分别建立了定角与定时控制技术的MOSFET电压型谐振逆变器仿真模型，分析比较了两者的优缺点，从而得出了定角控制技术为较优的结论；通过理论分析与实验测量MOSFET损耗的方法对最优锁相角度的选取进行了探索；最后设计了以DSP为核心的定角锁相控制电路，并运用MATLAB软件进行了仿 ...
其他 用一片CPLD实现数字锁相环,用VHDL或V语言.rar
用一片CPLD实现数字锁相环,用VHDL或V语言
学术论文 FPGA内全数字延时锁相环的设计.rar
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目 ...
学术论文 16QAM基带Modem的FPGA芯片设计
本文对16QAM基带Modem的FPGA芯片设计进行了研究与论述.首先介绍了16QAM调制的原理和16QAM基带Modem的FPGA芯片总体设计,以及一些FPGA设计的基本原则.接着介绍了高性能滤波器的FPGA设计方法,并采用多相结构滤波器和分布式算法(DA)设计了发送端平方根升余弦滚降滤波器.然后介绍了自适应盲均衡器的设计,该均衡器是一个复数结构 ...
学术论文 FPGA内嵌200MHz低噪声锁相环时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出 ...
学术论文 数字复接器的FPGA设计与实现
该文首先分析了线路码的一般问题;其次分析了正码速调整的基本原理及所涉及的一般问题,并说明了用FPGA进行电路设计的一般方法;最后分析了该系统所产生的抖动,如抖动的产生,分类以及如何减小抖动等,并对该课题所产生的两类抖动即正码速调整引入的侯时抖动和平滑锁相环引入的抖动进行了分析,并用Matlab仿真工具对锁相环的抖动 ...
学术论文 基于ARM的汽车防抱死制动系统设计
汽车在紧急制动过程中易出现很多非稳定因素(诸如侧滑、跑偏、失去转向操纵能力等)，进而导致了相当多的交通事故。这些非稳定因素是由于制动时车轮抱死而产生的，汽车防抱死制动系统ABS(Anti-lockBraking system)可以避免制动时的这些不利因素，缩短刹车距离，保证汽车安全制动。 现代汽车整车控制技术的迅猛发展，迫切需要 ...
学术论文 基于PLC的硝酸生产联锁报警控制系统的实现Realization of interlock alarm system based on PLC in nitric-acid producing pro
本文阐述了硝酸生产联锁报警控制系统的意义，介绍了系统的特性和要求，提出了生产联锁报警的实现线路，给出了PLC实现的部分流程。现场应用表明系统可靠实用。关键词：PLC ;联锁;报警;硝酸
学术论文 应用于十万门FPGA的全数字锁相环设计
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时， ...