搜索结果
找到约 12,517 项符合
正弦信号发生 的查询结果
按分类筛选
VHDL/FPGA/Verilog 摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理
摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理,给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案,同时给出了其软件程序和仿真结果。仿真结果表明:该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点,且输出频率可调。
关键词:直接数字频率合成;现场可编程门阵列;FPGA;三 ...
其他书籍 目 录 第一章 VHDL文本输入设计方法 1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程 1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真 1.5 硬件测试 1.
目 录
第一章 VHDL文本输入设计方法
1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程
1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真
1.5 硬件测试 1.6 部分实验
第二章 全国大学生电子设计竞赛赛题练习
2.1 等精度频率计设计 2.2 数字移相正弦信号发生器设计
2.3 测相仪设计 2.4 逻辑分析相仪设计
2.5 存储示波器 ...
单片机开发 1、应用C8051F330的10位ADC和片内温度传感器实现一个数字温度计
1、应用C8051F330的10位ADC和片内温度传感器实现一个数字温度计,温度值用数码管显示。
2、应用C8051F330的10位ADC可以测量0~3V范围的2路输入电压,采集结果能够在数码管上轮流显示。
3、应用C8051F330的电流输出型DAC实现一个正弦信号发生器要求输出频率范围1~1KHz。
4、用一位数码管显示输出的数字量。
5、用按键实现系 ...
其他 fft时间抽样仿真的C程序
fft时间抽样仿真的C程序,对50Hz的正弦信号进行抽样,用FFT程序进行谱分析
VHDL/FPGA/Verilog 本文介绍了如何用VHDL进行DDS的设计
本文介绍了如何用VHDL进行DDS的设计,其中关键的相位累加器,正弦信号发生器等用VHDL描述
Matlab 基于SVR的线性系统的辨识和校验
基于SVR的线性系统的辨识和校验,辨识信号采用的都是随机信号,主要包含了SVR模型系统的建立以及SVR模型的泛化性检验两部分。
SVR模型的泛化性检验,校验信号分别为随机信号、正弦信号、阶跃信号和方波信号,程序运行时,每次选择一种信号。
...