搜索结果
找到约 20,461 项符合
正交解码器 的查询结果
DSP编程 TMS320F2812DSP与DAC7731的接口程序
TMS320F2812DSP与DAC7731的接口程序，DSP的QEP单元接收正交编码信号的程序
系统设计方案 摘要: 研究了蒙特卡罗仿真原理和仿真结果置信度 结合AWGN(加性白高斯噪声) 信道特点,甄选出3 个合适的 参量,即误码个数、置信概率和仿真结果最大相对误差 提出了AWGN 信道下仿真数据量选取的
摘要: 研究了蒙特卡罗仿真原理和仿真结果置信度 结合AWGN(加性白高斯噪声) 信道特点,甄选出3 个合适的
参量,即误码个数、置信概率和仿真结果最大相对误差 提出了AWGN 信道下仿真数据量选取的一般性结论,即误
码个数正比于置信区间上分位点的平方、反比于最大相对误差的平方. 仿真结果验证了所提结论在AWGN 信道各
种信噪比 ...
邮电通讯系统 详细介绍CDMA的工作原理
详细介绍CDMA的工作原理，CDMA扩频通信原理，还介绍了多进制伪码正交调制系统
Linux/Unix编程 all-20050412.tar.bz2
all-20050412.tar.bz2，essential-20050412.tar.bz2，win32codecs-20040703.tar.bz2，mplayer的解码器
VC书籍 ListCodecProps 这是一个基于对话框的MFC程序
ListCodecProps
这是一个基于对话框的MFC程序，枚举系统中所有的Windows Media编解码器，并查看每个
编解码器的属性，如视频复杂度级别、是否支持VBR、支持的格式
VHDL/FPGA/Verilog vhdl编写
vhdl编写，8b—10b 编解码器设计
Encoder:
8b/10b Encoder (file: 8b10b_enc.vhd)
Synchronous clocked inputs (latched on each clock rising edge)
8-bit parallel unencoded data input
KI input selects data or control encoding
Asynchronous active high reset initializes all logic
Encoded data output
...
书籍源码 书上的源程序。不能一次性上传
书上的源程序。不能一次性上传，只好分开了，大家别误会！
bin 目录下是已编译成功的编解码器程序以及相应说明
\ldecod 目录下是H.264视频解码器程序代码。
\lencod 目录下是H.264视频编码器程序代码。
\rtpdump 目录下是H.264实时传输协议应用的一个简单例子程序。 ...
3G开发 在无线网络的接收机端
在无线网络的接收机端，对16进制的正交幅度调制信号进行软解调， 这种软解调方式比硬解调会提高2-3dB
VHDL/FPGA/Verilog verilog
verilog，hdl的循环冗余码的编码解码器，里面有三个文档。
电子书籍 基于归一化互相关系数的算法在模板匹配和特征跟踪中运用十分广泛,但缺点是其计算量很大. 为此提出了一种在 空间域利用盒形基简化互相关的快速算法,在不修改归一化互相关匹配原理的前提下,用原模板图像在一组
基于归一化互相关系数的算法在模板匹配和特征跟踪中运用十分广泛,但缺点是其计算量很大. 为此提出了一种在
空间域利用盒形基简化互相关的快速算法,在不修改归一化互相关匹配原理的前提下,用原模板图像在一组正交盒形基张成
的子空间上的投影取代原图像来进行互相关计算,以降低图像精度来缩减计算复杂度. 实验说明,当搜索窗 ...